钟线CL8，其被供应有作为偶数时钟信号的第二时钟信号、第四时钟信号、第六时钟信号和第八时钟信号；以及第一源电压线VSSL，其被供应有作为DC电压的第一源电压。第三启动信号和第四启动信号、第二复位信号以及第二时钟信号、第四时钟信号、第六时钟信号和第八时钟信号从图1中的定时控制器30供应，第一源电压可从电压源(未示出)供应。
[0060]第二选通驱动器12包括连接到偶数选通线G2、G4、‘"、Gn的级STBl至STBp。在图6B中，为了说明方便，仅示出了连接到第二选通线G2、第四选通线G4、第六选通线G6和第八选通线G8的第一级STBl至第四级STB4。
[0061]第二选通驱动器12的第q级连接到第2q选通线G2q并且向其输出选通信号。
[0062]第二选通驱动器12的级STBl至STBp中的每一个基本上与上面参照图6A描述的第一选通驱动器11的级STAl至STAp相同，不同之处在于代替第一启动线STLl和第二启动线STL2、第一复位线RLl以及第一时钟线CLl、第三时钟线CL3、第五时钟线CL5和第七时钟线CL7，连接了第三启动信号线STL3和第四启动信号线STL4、第二复位线RL2以及第二时钟线CL2、第四时钟线CL4、第六时钟线CL6和第八时钟线CL8。因此，第二选通驱动器12的级STBl至STBp的详细描述将不重复。
[0063]图7是示出第一选通驱动器的第q级的示例的电路图。在图7中，为了说明方便，假设上拉节点是Q节点NG，下拉节点是QB节点NGB。
[0064]参照图7，第一选通驱动器11的第q级STAq包括上拉晶体管TU、下拉晶体管TD、第一噪声去除单元100、第二噪声去除单元200、Q节点充电放电单元300、Q节点复位单元400、输出端子噪声去除单元500和升压电容器CB。
[0065]上拉晶体管TU的栅极连接到Q节点NQ，其第一电极连接到输出端子0T，其第二电极连接到第一时钟端子CTl。上拉晶体管TU响应于Q节点NQ的选通开启电压而导通，并且向输出端子OT供应输入到第一时钟端子CTl的时钟信号。当上拉晶体管TU响应于Q节点NQ的选通开启电压而导通并且选通开启电压的时钟信号被输入到第一时钟端子CTl时，选通开启电压的选通信号被输出到输出端子OT。
[0066]下拉晶体管TD的栅极连接到第三时钟端子CT3，其第一电极连接到第一源电压端子VSST，其第二电极连接到输出端子0T。下拉晶体管TD响应于QB节点NQB的选通开启电压而导通并且向输出端子OT供应输入到第一源电压端子VSST的第一源电压。当下拉晶体管TD响应于QB节点NQB的选通开启电压而导通时，选通开启电压的选通信号被输出到输出端子OT。在以下描述中，假设输入到第一源电压端子VSST的第一源电压是选通关闭电压。选通关闭电压是可使得连接到选通线Gl至Gn的像素P的晶体管截止的电压，选通开启电压是可使得晶体管导通的电压。当晶体管是N型MOSFET时，选通开启电压可被设定为选通高电压，选通关闭电压可被设定为选通低电压。
[0067]第一噪声去除单元100响应于输入到第一时钟端子CTl的时钟信号来去除Q节点NQ的噪声。第一噪声去除单元100包括第一晶体管至第四晶体管Tl、T2、T3和T4。
[0068]第一晶体管Tl的栅极连接到第一节点NI，其第一电极连接到第一源电压端子VSST，其第二电极连接到Q节点NQ。第一晶体管Tl响应于第一节点NI的选通开启电压而导通并且将Q节点NQ连接到第一源电压端子VSST。当第一晶体管Tl导通时，选通关闭电压被供应给Q节点NQ，因此，上拉晶体管TU截止。
[0069]第二晶体管T2的栅极和第二电极连接到第一时钟端子CTl，其第一电极连接到第一节点NI。即，第二晶体管T2以二极管方式连接。第二晶体管T2响应于输入到第一时钟端子CTl的时钟信号的选通开启电压而导通并且将选通开启电压供应给第一节点NI。当第二晶体管T2导通时，选通开启电压被供应给第一节点NI，因此第一晶体管Tl导通。
[0070]第三晶体管T3的栅极连接到Q节点NQ，其第一电极连接到第一源电压端子VSST，其第二电极连接到第一节点NI。第三晶体管T3响应于Q节点NQ的选通开启电压而导通并且将第一节点NI连接到第一源电压端子VSST。当第三晶体管T3导通时，选通关闭电压被供应给第一节点NI，因此第一晶体管Tl截止。
[0071]第四晶体管T4的栅极连接到QB节点NQB，其第一电极连接到第一源电压端子VSST，其第二电极连接到第一节点NI。第四晶体管T4响应于QB节点NQB的选通开启电压而导通并且将第一节点NI连接到第一源电压端子VSST。当第四晶体管T4导通时，选通关闭电压被供应给第一节点NI，因此第一晶体管Tl截止。
[0072]第二噪声去除单元200响应于输入到第二时钟端子CT2的时钟信号来去除Q节点NQ的噪声。第二噪声去除单元200包括第五晶体管T5。
[0073]第五晶体管T5的栅极连接到第二时钟端子CT2，其第一电极连接到Q节点NQ，其第二电极连接到前级输出信号输入端子PT。第五晶体管T5响应于输入到第二时钟端子CT2的时钟信号的选通开启电压而导通并且将Q节点NQ连接到前级输出信号输入端子PT。当第五晶体管T5导通时，从前级输出信号输入端子PT输入的第(q-Ι)级STAq-1的输出信号的选通开启电压或选通关闭电压被供应给Q节点NQ。当第五晶体管T5导通并且选通关闭电压被供应给Q节点NQ时，Q节点NQ的噪声被去除。
[0074]Q节点充电放电单元300响应于输入到启动端子ST的第一启动信号或第二启动信号或者第(q-2)级STAq-2的输出信号来利用选通开启电压对Q节点NQ进行充电，或者响应于输入到后级输出信号输入端子NT的第(q+3)级STAq+3来使Q节点NQ向选通关闭电压的输出信号放电。Q节点充电放电单元300包括第六晶体管和第七晶体管。
[0075]第六晶体管T6的栅极和第二电极连接到启动端子ST，其第一电极连接到Q节点NQ。即，第六晶体管T6以二极管方式连接。第六晶体管T6响应于输入到启动端子ST的第一启动信号、第二启动信号或者第(q-2)级STAq-2的输出信号的选通开启电压而导通，并且将选通开启电压供应给Q节点NQ ο当第六晶体管T6导通时，选通开启电压被供应给Q节点NQ，因此上拉晶体管TU导通。
[0076]第七晶体管T7的栅极连接到后级输出信号输入端子NT，其第一电极连接到第一源电压端子VSST，其第二电极连接到Q节点NQ。第七晶体管T7响应于输入到后级输出信号输入端子NT的第(q+3)级STAq+3的输出信号的选通开启电压而导通，并且将选通关闭电压供应给Q节点NQ ο当第七晶体管T7导通时，选通关闭电压被供应给Q节点NQ，因此上拉晶体管TU截止。
[0077]Q节点复位单元400响应于输入到复位端子RT的第一复位信号来使Q节点NQ复位到选通关闭电压。Q节点复位单元400包括第八晶体管T8。
[0078]第八晶体管T8的栅极连接到复位端子RT，其第一电极连接到第一源电压端子VSST，其第二电极连接到Q节点NQ。第八晶体管T8响应于输入到复位端子RT的第一复位信号的选通开启电压将Q节点NQ连接到第一源电压端子VSST。当第八晶体管T8导通时，Q节点NQ被复位到选通关闭电压。
[0079]输出端子噪声去除单元500根据输出端子OT的电压将输出端子OT连接到第一时钟端子CTI以去除输出端子OT的噪声。输出端子噪声去除单元500包括第九晶体管T9。
[0080]第九晶体管T9的栅极和第一电极连接到输出端子OT，其第二电极连接到第一时钟端子CT1。即，第九晶体管T9以二极管方式连接。当输出端子OT的电压高于输入到第一时钟端子OT的时钟信号的电压与第九晶体管T9的阈值电压之和时，第九晶体管T9将输出端子OT连接到第一时钟端子CT1。因此，当在输出端子OT中生成噪声并且输出端子OT的电压高于输入到第一时钟端子OT的时钟信号的选通关闭电压与第九晶体管T9的阈值电压之和时，输出端子OT的噪声向第一时钟端子OT放电。
[0081 ] 升压电容器CB连接在输出端子OT和Q节点NQ之间。升压电容器CB维持输出端子OT与Q节点NQ之间的差电压。
[0082]上拉晶体管TU、下拉晶体管TD以及第一晶体管Tl至第九晶体管T9的第一电极是源极，其第二电极是漏极，但是本发明不限于这种配置。上拉晶体管TU、下拉晶体管TD以及第一晶体管Tl至第九晶体管T9的第一电极可以是漏极，其第二电极可以是源极。
[0083]另一方面，在根据本发明的实施方式的显示装置中，当显示装置以低刷新率或可变刷新率来驱动或者以停停(Stop&stop)方式来驱动以降低功耗时，空白周期BP延长，因此优选的是，上拉晶体管TU、下拉晶体管TD以及第一晶体管Tl至第九晶体管T9的半导体层由氧化物形成。然而，上拉晶体管TU、下拉晶体管TD以及第一晶体管Tl至第九晶体管T9的半导体层不限于氧化物，而是可由非晶硅(a-Si)或多晶硅(Poly-Si)形成。
[0084]另一方面，为了说明方便，图7中仅示出了第q级STAq，但是第一选通驱动器11的级STAl至STAp和第二选通驱动器12的级STBl至STBp可按照基本上与图7所示的第q级STAq相同的配置来形成。
[0085]如上所述，根据本发明的实施方式的第q级STAq包括多个噪声去除单元100和200并且可去除Q节点NQ的噪声。结果，在本发明的实施方式中，即使当一个噪声去除单元的晶体管的阈值电压负向移位时，也可利用另一噪声去除单元来去除Q节点NQ的噪声。因此，在本发明的实施方式中，由于可稳定地维持上拉节点的放电电位，所以可防止级异常输出选通开启电压。根据本发明的实施方式的多个噪声去除单元10和20的操作的细节将稍后参照图8、图9A至图9G以及图1OA至图1OD来描述。
[0086]图8是示出输入到图7中的第q级的启动端子和前级输出信号输入端子的信号、时钟信号、上拉节点的电压以及第q至第(q+3)选通信号的波形图。在图8中，示出了输入到第q级STAq的启动端子ST的第一启动信号VST1、输入到前级输出信号输入端子PT的第二启动信号VST2、第一时钟信号CLK1、第三时钟信号CLK3、第五时钟信号CLK5和第七时钟信号CLK7、Q节点的电压VQ、第一节点NI的电压VNl以及第q至第(q+3)选通信号GSl、SGq+l和GSq+3。代替第一启动信号VSTl，第(q-2)级STAq-2的输出信号GSq-2可被输入到第q级STAl的启动端子ST，并且代替第二启动信号VST2，第(q-Ι)级STAq-1的输出信号GSq-