阵列基板、显示装置及其驱动方法与流程

本发明至少一实施例涉及一种阵列基板、显示装置及其驱动方法。

背景技术：

液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(thinfilmtransistorliquidcrystaldisplay，tft-lcd)是液晶显示器中的主流产品。tft-lcd由于其低成本、高良率以及良好的显示效果，使得其在中小尺寸领域，占据着绝大部分的市场份额。尽管tft-lcd的工艺已经日渐成熟，但画面品质仍需要不断提高，以满足消费者的挑剔需求。比如通常的宽视角技术包括边缘场切换开关技术(fringefieldswitching，ffs)和高级超维场开关技术(advanced-superdimensionalswitching，ads)。

技术实现要素：

本发明的至少一实施例涉及一种阵列基板、显示装置及其驱动方法，可使得栅信号跳变的瞬间避免栅线重叠部对栅信号的影响造成栅信号延迟。

本发明的至少一实施例提供一种阵列基板，包括：

衬底基板，

多条栅线，设置在所述衬底基板上；

多个栅线重叠部，其设置在所述衬底基板上，与所述多条栅线一一对应，每个栅线重叠部在垂直于衬底基板的方向上和与其对应的栅线具有重叠部分；

驱动器，与所述多个栅线重叠部电连接，并被配置来在与栅线重叠部对应的栅线由接通电位变化到断开电位和由断开电位变化到接通电位至少之一的时刻，使得所述栅线重叠部处于浮置状态或使所述栅线重叠部的电位和与其对应的栅线的变化后的电位相等，所述变化后的电位包括由所述接通电位变化到所述断开电位的所述断开电位或由所述断开电位变化到所述接通电位的所述接通电位。

本发明的至少一实施例还提供一种显示装置，包括根据本发明实施例所述的阵列基板。

本发明的至少一实施例还提供一种驱动方法，用于根据本发明实施例所述的显示装置，包括：

对所述多条栅线逐行扫描以进行显示一帧画面，

在与所述栅线重叠部对应的栅线由接通电位变化到断开电位和由断开电位变化到接通电位至少之一的时刻，使得所述栅线重叠部处于浮置状态或使得所述栅线重叠部的电位和与其对应的栅线的变化后的电位相等，所述变化后的电位包括由所述接通电位变化到所述断开电位的所述断开电位或由所述断开电位变化到所述接通电位的所述接通电位。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1为一种阵列基板示意图；

图2为阵列基板中公共电极覆盖栅线的部分的设置产生栅延迟以及漏光的示意图；

图3为向栅线输入的信号以及向公共电极输入的信号的理想状态示意图(对应于公共电极电阻无限大的情况)；

图4为向栅线输入的信号以及向公共电极输入的信号的示意图(对应于公共电极电阻较小的情况)；

图5为向栅线输入的信号以及向公共电极输入的信号的示意图(对应于公共电极电阻较高的情况)；

图6为栅信号延迟示意图；

图7为本发明一实施例提供的一种阵列基板的示意图；

图8为本发明一实施例提供的一种阵列基板的显示区域的部分结构的示意图；

图9为本发明一实施例提供的一种阵列基板的显示区域的一行子像素的部分结构的示意图；

图10为本发明一实施例提供的另一种阵列基板的示意图；

图11为本发明一实施例提供的一种向栅线重叠部和栅线施加的信号的示意图；

图12为图11中栅开启阶段以及栅开启前后的栅线重叠部和栅线施加的电压示意图；

图13为本发明一实施例提供的另一种向栅线重叠部和栅线施加的信号的示意图；

图14为图13中栅开启阶段以及栅开启前后的栅线重叠部和栅线施加的电压示意图；

图15为本发明另一实施例提供的一种阵列基板的示意图；

图16为本发明另一实施例提供的一种驱动方法示意图。

附图标记：

100-衬底基板；101-栅线；102-栅线重叠部；1012-重叠部分；103-驱动器；104-栅线重叠部引线；105-第一薄膜晶体管；106-第二薄膜晶体管；1051-第一薄膜晶体管的栅极；1052-第一薄膜晶体管的源极；1053-第一薄膜晶体管的漏极；1061-第二薄膜晶体管的栅极；1062-第二薄膜晶体管的源极；1063-第二薄膜晶体管的漏极；1020-公共电极；1021-公共电极线；1120-像素电极；001-子像素；01-显示区；02-周边区；107-驱动单元；108-第一连接线；109-第二连接线；0102-连接电极；10520-源极连接线；10530-第一漏极连接线；10630-第二漏极连接线。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

薄膜晶体管液晶显示器(thinfilmtransistorliquidcrystaldisplay，tft-lcd)中，利用像素电极和公共电极之间形成的电场驱动液晶旋转以进行显示，例如，在高级超维场转换(advanced-superdimensionalswitching，ads)模式或者高开口率高级超维场转换(highapertureadvancedsuperdimensionalswitching，hads)模式的液晶显示器中，如图1所示，栅线01沿水平方向延伸，数据线02沿竖直方向延伸，公共电极03包括主体部分031(设置在像素区域的部分)和覆盖栅线的部分032，从而使得像素电极04(图1未示出，请参见图2)与公共电极覆盖栅线的部分032之间也形成电场，进而提高开口率和液晶效率。公共电极的主体部分031和覆盖栅线的部分032电连接，被共同施加公共电压。栅线与栅极电连接，被配置来为栅极输入信号，从而打开薄膜晶体管，将信号传输给与该晶体管的漏极电连接的像素电极。公共电极的主体部分031的镂空区域0311处可用于像素电极与控制该像素电极的薄膜晶体管的漏极电连接，镂空区域0311的设置可避免公共电极与像素电极电连接。像素电极与公共电极之间相互绝缘。

图2中为了描述清晰，省略了公共电极的主体部分031。因公共电极覆盖栅线的部分032的设置，输入栅线的信号会产生延迟，并影响液晶偏转，造成漏光，导致对比度(contrastratio，cr)损失。从而，需要尽可能的减少栅信号延迟。

图3中示出了向栅线输入的信号以及向公共电极输入的信号的理想状态示意图。黑色实线表示栅信号sg，灰色虚线表示公共电极信号sc。理想状态下，栅信号sg由断开电位vgl变化到接通电位vgh的时刻，也是公共电极信号sc由断开电位变化到接通电位的时刻，栅信号sg由接通电位vgh变化到断开电位vgl的时刻，也是公共电极信号sc由接通电位变化到断开电位的时刻。通常，栅信号sg的跳变电压△vg等于或约等于公共电极信号sc的跳变电压△vc。理想状态下，不发生栅信号延迟。但由于栅开启阶段，公共电极被施加信号，不是处于浮置状态，在栅开启阶段，公共电极的电压会有部分恢复，如图4所示。图4中还示出了栅信号的接通电位vgh、断开电位vgl、跳变电压△vg。图4中还示出了公共电极信号的跳变电压△vc1、恢复电压△vc3、跳变电压△vc2以及恢复电压△vc4。通常，△vg等于或约等于△vc2，△vc1等于或约等于△vc2。vgl例如是指栅信号处于低电平(断开电位)，vgh例如是指栅信号处于高电平(接通电位)。

公共电极的电压恢复程度与公共电极的覆盖栅线的部分032的电阻有较大关系。公共电极的电压在栅开启阶段的恢复程度与此阶段的公共电极的覆盖栅线的部分032的电阻成反比。若在栅开启阶段，公共电极的覆盖栅线的部分032的电阻无限大，即接近于理想状态，则公共电极的电压在栅开启阶段恢复(回落)少。若公共电极的覆盖栅线的部分032的电阻并非无限大，而是电阻较小的状态，则公共电极的电压在栅开启阶段的恢复(回落)程度将较大，如图4所示。若公共电极的覆盖栅线的部分032的电阻并非无限大，而是电阻较大(电阻介于小和无限大之间)的状态，则如图5所示，公共电极的电压在栅开启阶段的恢复程度将介于图3和图4之间。例如，对公共电极的覆盖栅线的部分032施加电压(施加电压即施加不为0的电压)的状态可对应于公共电极的覆盖栅线的部分032电阻较小的状态，对公共电极的覆盖栅线的部分032不施加电压(即施加电压为0)的状态可对应于公共电极的覆盖栅线的部分032电阻较高的状态。不对公共电极的覆盖栅线的部分032施加电压的状态对应于浮置状态(高电阻状态)。对公共电极的覆盖栅线的部分032施加电压的状态对应于非浮置状态(低电阻状态，非高电阻状态)。

如图4和图5所示，在栅开启阶段a，公共电极的覆盖栅线的部分032处于高电阻状态将有助于减小公共电极的覆盖栅线的部分032带来的信号延迟，若在栅关闭阶段b，公共电极的覆盖栅线的部分032处于低电阻状态将有助于公共电极的电压的恢复，进而减少由此带来的不良，例如能够防止公共电极电压畸形导致的漏光。从而，可尽量避免或减小公共电极的电压在栅信号延迟发生时出现的问题，尽量减少栅信号延迟。图3-图5中，1h例如是指相邻两条栅线开启的间隔时间。

另一方面，在栅信号sg由断开电位变化到接通电位的时刻，因公共电极的覆盖栅线的部分032的设置也会产生栅信号延迟，充电就会出现问题。如图6左侧示出了栅信号没有延迟的情形，图6右侧示出了栅信号在上升沿(由断开电位变化到接通电位)和下降沿(由接通电位变化到断开电位)均有延迟的情形。

以下通过几个实施例进行说明。

实施例一

如图7所示，本实施例提供一种阵列基板，包括：

衬底基板100，

多条栅线101，设置在衬底基板100上；

多个栅线重叠部102，其设置在衬底基板100上，与多条栅线101一一对应，每个栅线重叠部102在垂直于衬底基板100的方向上和与其对应的栅线101具有重叠部分1012；

驱动器103，与多个栅线重叠部102电连接。

一个示例中，驱动器103被配置来在与栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，使得栅线重叠部102处于浮置状态，和/或者，驱动器103被配置来在与栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，使得栅线重叠部102处于浮置状态。

另一个示例中，驱动器103被配置来在与栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，使得栅线重叠部102处于浮置状态，驱动器103还被配置来在与栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，对栅线重叠部102施加信号，使栅线重叠部102处于非浮置状态。

从而使得栅信号跳变(跳变包括由接通电位变化到断开电位，和/或者，由断开电位变化到接通电位)的瞬间避免栅线重叠部102对栅信号的影响造成栅信号延迟。也可减少栅线重叠部102上电压的较大波动而对显示造成的不良影响。

图7中示出了显示区01和周边区02。显示区被配置来进行显示，显示区包括按阵列排列的多个子像素单元001(参见图8)，每个子像素单元包括tft作为开关元件。周边区02设置在显示区01的至少一侧。例如，周边区02被配置来形成驱动所述显示区的部件的驱动电路以使显示区进行显示。

例如，如图7所示，该阵列基板还包括多条栅线重叠部引线104，多个栅线重叠部102与多条栅线重叠部引线104一一对应，每个栅线重叠部102和与其对应的栅线重叠部引线104电连接。例如，每个栅线重叠部102和与其对应的栅线重叠部引线104位于同一行子像素中。例如，多条栅线重叠部引线104与驱动器103电连接。例如，奇数行栅线重叠部102通过第一薄膜晶体管105与驱动器103电连接，偶数行栅线重叠部102通过第二薄膜晶体管106与驱动器103电连接。

图7中示出了第一薄膜晶体管105的源极1052和漏极1053，以及第二薄膜晶体管106的源极1062和漏极1063。源极1052和源极1062可通过源极连接线10520电连接在一起，从而可被共同施加源极信号。但也可向源极1052和源极1062单独施加信号。例如，漏极1053与第一漏极连接线10530电连接，奇数行栅线重叠部引线104可通过与其对应的第一连接线108与第一漏极连接线10530电连接。例如，漏极1063与第二漏极连接线10630电连接，偶数行栅线重叠部引线104可通过与其对应的第一连接线108与第二漏极连接线10630电连接。例如，多条栅线重叠部引线104、多条栅线101、第一薄膜晶体管105的栅极1051、第二薄膜晶体管106的栅极1061、源极连接线10520、第一漏极连接线10530和第二漏极连接线10630同层设置。

图7中示出了第一条栅线gt1、第二条栅线gt2……第2160条栅线gt2160，相应的，图7中示出了第一条栅线重叠部引线go1、第二条栅线重叠部引线go2……第2160条栅线重叠部引线go2160，本实施例以此为例进行说明，也可采用其他数量的栅线和其他数量的栅线重叠部引线。本实施例的阵列基板可用于制作高清或者超高清的显示装置。第n条栅线被称作gtn，第n条栅线重叠部引线gon。gtn对应于gon。n为大于零的整数。

本实施例中，对于栅线重叠部102和栅线101的形成顺序不做限定，例如，可先形成栅线重叠部102，后形成栅线101，也可以先形成栅线101，后形成栅线重叠部102。

例如，多条栅线101与驱动单元107电连接。例如，多条栅线101可分别通过与其对应的第二连接线109与驱动单元107电连接。驱动单元107例如可为驱动ic，还可以采用栅极驱动器集成在基板上(gatedriveronarray，goa)的方式。

一个示例中，如图8所示，该阵列基板还包括公共电极1020，多个栅线重叠部102与公共电极1020彼此绝缘，从而，栅线重叠部102与公共电极1020可分别施加信号。公共电极1020可采用如图8所示的沿行方向延伸，沿列方向排列，当然，也可以采用其他排列方式。行方向例如是指平行于纸面的水平方向，列方向例如是指平行于纸面的竖直方向。例如，公共电极1020与公共电极线1021电连接，公共电极线1021的设置方式可如图8所示，沿着行方向延伸，也可不穿过像素区，而是设置在公共电极1020的至少一侧。

一个示例中，如图8所示，栅线重叠部102通过连接电极0102与栅线重叠部引线104电连接。栅线重叠部102、连接电极0102和公共电极1020可同层形成，从而可以减少工艺。另一个示例中，如图9所示，栅线重叠部102与公共电极1020同层形成，阵列基板上形成有像素电极1120，连接电极0102与像素电极1120同层形成，或者，栅线重叠部102与像素电极1120同层形成，连接电极0102与公共电极1020同层形成，从而可提高开口率，提高液晶效率。需要电连接的两个层可通过过孔实现电连接。图9中示出了两个子像素001。图9中未示出像素区内像素电极1120与控制该像素电极的薄膜晶体管的漏极电连接，也未示出公共电极1020在像素电极1120与漏极电连接区域的镂空区域。像素电极和公共电极之间彼此绝缘，像素电极和栅线重叠部102之间彼此绝缘，像素电极和公共电极被配置来形成电场以驱动液晶旋转进而进行显示。图9中像素电极位于公共电极之上，形成狭缝状电极，但本实施例并不限于此。也可以调整像素电极为其他形状，也可以使得公共电极位于像素电极之上。

实施例二

本实施例提供一种阵列基板，如图10所示，与实施例一不同的是，每条栅线重叠部引线104分别与一薄膜晶体管电连接，与奇数行栅线重叠部102相连的各第一薄膜晶体管105的源极1052和与偶数行栅线重叠部102相连的各第二薄膜晶体管106的源极1062均通过源极连接线10520电连接。与奇数行栅线重叠部102相连的各第一薄膜晶体管105的栅极电连接在一起形成栅极1051；与偶数行栅线重叠部102相连的各第二薄膜晶体管106的栅极电连接在一起形成栅极1052。图10中示出了第一行子像素对应的tft1，第二行子像素对应的tft2，第三行子像素对应的tft3，第n行子像素对应的tftn。

例如，如图10所示，奇数行第一薄膜晶体管105的漏极1053与第一漏极连接线10530电连接，奇数行栅线重叠部引线104可通过与其对应的第一连接线108与第一漏极连接线10530电连接。例如，偶数行第二薄膜晶体管106的漏极1063与第二漏极连接线10630电连接，偶数行栅线重叠部引线104可通过与其对应的第一连接线108与第二漏极连接线10630电连接。

例如，如图10所示，多条栅线重叠部引线104、多条栅线101、栅极1051、栅极1052、源极连接线10520、第一漏极连接线10530和第二漏极连接线10630同层设置。

需要说明的是，奇数行薄膜晶体管105的漏极1053也可不电连接在一起。偶数行薄膜晶体管106的漏极1063也可不电连接在一起。

实施例三

本实施例提供一种阵列基板，与实施例一和二不同的是，驱动器103被配置来在与栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，使栅线重叠部102的电位和与其对应的栅线101的接通电位相等。从而使得栅信号在跳变(由接通电位变化到断开电位)的瞬间避免栅线重叠部102对栅信号的影响造成栅信号延迟。也可减少栅线重叠部102上电压的较大波动而对显示造成的不良影响。

例如，可通过提前栅信号的变化时间来实现。

实施例四

本实施例提供一种阵列基板，与实施例三不同的是，驱动器103被配置来在与栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，使栅线重叠部102的电位和与其对应的栅线101的接通电位相等。从而使得栅信号跳变(由断开电位变化到接通电位)的瞬间避免栅线重叠部102对栅信号的影响造成栅信号延迟。也可减少栅线重叠部102上电压的较大波动而对显示造成的不良影响。

例如，可通过提前栅信号的变化时间来实现。

实施例五

本实施例提供一种阵列基板，其为实施例三和四的组合。即，驱动器103被配置来在与栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，使栅线重叠部102的电位和与其对应的栅线101的接通电位相等，并被配置来在与栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，使栅线重叠部102的电位和与其对应的栅线101的接通电位相等。从而使得栅信号跳变的瞬间避免栅线重叠部102对栅信号的影响造成栅信号延迟。也可减少栅线重叠部102上电压的较大波动而对显示造成的不良影响。

实施例六

本实施例提供一种显示装置，包括实施例一至五所述的任一阵列基板。

本实施例的显示装置可为高级超维场转换技术(advanced-superdimensionalswitching，ads)显示模式、高开口率高级超维场转换技术(highapertureadvancedsuperdimensionalswitching，hads)等模式的液晶显示装置。

例如，显示装置可以为液晶显示器等显示器件以及包括液晶显示器的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。

实施例七

本实施例提供一种驱动方法，用于驱动包括实施例一或二的阵列基板的显示装置，包括：

对多条栅线101逐行扫描以进行显示一帧画面，

在与栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，使得栅线重叠部102处于浮置状态，和/或者，在与栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，使得栅线重叠部102处于浮置状态。

从而使得栅信号跳变(跳变包括由接通电位变化到断开电位，或者由断开电位变化到接通电位)的瞬间避免栅线重叠部102对栅信号的影响造成栅信号延迟。也可减少栅线重叠部102上电压的较大波动而对显示造成的不良影响。

一个示例中，对栅线重叠部102施加方波信号。例如，方波信号为矩形方波，方波信号的低电平信号电位为0，高电平信号电位大于0，方波信号为低电平信号的情况下，栅线重叠部102处于浮置状态，方波信号为高电平信号的情况下，栅线重叠部102处于电压输入状态。例如，方波信号为高电平信号时的输入电压可与公共电极1020施加的电压相同。

例如，相邻两条栅线101的开启间隔为h，每条栅线101处于接通电位的时间至少为2h且为h的整数倍，第一方波信号和第二方波信号的周期为2h。本实施例以每条栅线101处于接通电位的时间为4h和5h为例进行说明，但还可以为其他数值，例如，为2h、3h、7h等。

一个示例中，对于各栅线101和栅线重叠部102施加的信号可如图11所示。例如，对奇数行栅线重叠部102施加第一方波信号(dccom1)，对偶数行栅线重叠部102施加第二方波信号(dccom2)，第一方波信号和第二方波信号的频率相同，相位相反。图11中，δx表示栅线重叠部102处于浮置状态的时间(不对栅线重叠部102施加信号，或施加信号为0)，δy表示栅线重叠部102处于非浮置状态的时间(对栅线重叠部102施加信号，或施加信号不为0)。图11中，相邻两条栅线101的开启间隔为h，每条栅线101处于接通电位的时间为4h，第一方波信号和第二方波信号的周期为2h。

例如，第一方波信号可通过控制第一薄膜晶体管105的通断获得。例如，源极1052可被施加恒定的外加电压，例如，exdc9v，通过对第一薄膜晶体管105的栅极1051施加从vgh1至vgl1的不断反复的信号(例如，vgh1-vgl1-vgh1-vgl1……vgh1-vgl1，反复)使得奇数行的栅线重叠部102施加第一方波信号(dccom1)。

例如，第二方波信号可通过控制第二薄膜晶体管106的通断获得。例如，源极1062可被施加恒定的外加电压，例如，exdc9v，但不限于此。通过对第二薄膜晶体管106的栅极1061施加从vgl1至vgh1的不断反复的信号(例如，vgl1-vgh1-vgl1-vgh1……vgl1-vgh1，反复)使得偶数行的栅线重叠部102施加第二方波信号(dccom2)。

需要说明的是，源极1052和源极1062被施加的电压不限于例举的情形。第一方波信号和第二方波信号的获得方式也不限于例举的情形。

图12中示出了栅线重叠部102在与其对应的栅线开启时间前后的电压变化情况。从图12中可以看出，因在栅信号跳变的时刻，栅线重叠部102处于浮置状态，几乎不存在栅信号的延迟，则可基本上避免栅线重叠部102的设置给栅信号带来的不良影响。

另一方面，从图12中可以看出，在t1至t2时间段内，在栅开启的4h时间段内，δx时间段内电压恢复数值很小，δx时间段内栅线重叠部102的电压恢复数值相比δy时间段内的电压恢复数值要少很多。从而使得在栅开启阶段栅线重叠部102整体上的电压回落数值减少，减少栅线重叠部102上电压的较大波动带来的不良影响。从图12中还可以看出，在栅关闭时间段内，δx时间段内电压恢复数值很小，δx时间段内栅线重叠部102的电压恢复数值相比δy时间段内的电压恢复数值要少很多。在t2时刻，电压完全恢复，在t2时刻以后，维持恢复后的电压。从而，可减小栅线重叠部102的设置对于显示的影响。相比于不设置栅线重叠部102，可提高开口率和液晶效率。而相比于栅线重叠部102与公共电极电连接在一起而被施加相同的公共电压信号，因减少了栅线重叠部102上电压的波动，可减少栅线重叠部102上电压的较大波动而对显示造成的不良影响，此处的不良影响例如包括漏光。

另一个示例中，如图13所示，与上一个示例不同的是，每条栅线101处于接通电位的时间为5h，在与栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，栅线重叠部102未处于浮置状态。仅在与栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，栅线重叠部102处于浮置状态。如图14所示，在t3至t4时间段内，因栅线重叠部102未处于浮置状态，栅线重叠部102的设置对于栅信号有延迟，此阶段，栅线重叠部102电压几乎无变化。在t4时刻，栅线重叠部102处于浮置状态，栅信号变化幅度δvg00导致栅线重叠部102电压变动(δvc00)发生，在t4至t5时间段内，栅线重叠部102处于浮置状态，栅线重叠部102的设置对于栅信号不再延迟。从而，可部分缓解栅信号的延迟，可减小对于充电问题的影响。如果是采用goa的方式，因goa预先打开栅信号，则不会出现t3至t4时间段内栅信号的延迟，不会出现充电问题。或者，即使存在栅信号延迟，对充电的影响也较小。t4至t6时间段内，可参照图12的t1至t2时间段，在此不再赘述。图14中，在上升沿，栅信号的电压变化数值δvg00可与栅线重叠部102的电压变化数值δvc00相等或大致相等。并且在下降沿，栅线重叠部102的电压变化数值δvc0可与栅信号的电压变化数值δvg0相等或大致相等。

图12和图13中，dccom1和dccom2都是连续的，中间间断部分做了省略处理。图13中，以1h＝3.7μs为例进行说明，1h也可以采用其他时间，本实施例对此不作限定。

例如，如图12和14所示，dccom1和dccom2的高电平信号可大于栅信号的接通电位，但不限于此。

实施例八

本实施例提供一种驱动方法，可用于驱动包括实施例三的阵列基板的显示装置，包括：

对多条栅线101逐行扫描以进行显示一帧画面，

在与栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，使得栅线重叠部102的电位和与其对应的栅线101的断开电位相等。

从而使得栅信号在跳变(由接通电位变化到断开电位)的瞬间避免栅线重叠部102对栅信号的影响造成栅信号延迟。也可减少栅线重叠部102上电压的较大波动而对显示造成的不良影响。

例如，对栅线重叠部102施加信号使得栅线重叠部102的电位和与其对应的栅线101的接通电位相等。

例如，在栅线重叠部102对应的栅线101由接通电位变化到断开电位之前，调整对栅线重叠部102施加的信号，使得在栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，栅线重叠部102的电位和与其对应的栅线101的断开电位相等。

需要说明的是，本实施例的方法除了可用于驱动包括实施例三的阵列基板的显示装置外，还可以用于驱动通常的显示装置，也可达到相应的效果。例如，本实施例的方法还可以用于驱动如下结构的显示装置：栅线重叠部102与公共电极电连接在一起而被施加相同的公共电压信号。

例如，显示装置的阵列基板可如图15所示。图15中附图标记可如前所述。

实施例九

本实施例提供一种驱动方法，用于驱动包括实施例四的阵列基板的显示装置，包括：

对多条栅线101逐行扫描以进行显示一帧画面，

在与栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，使栅线重叠部102的电位和与其对应的栅线101的接通电位相等。

从而使得栅信号跳变(由断开电位变化到接通电位)的瞬间避免栅线重叠部102对栅信号的影响造成栅信号延迟。也可减少栅线重叠部102上电压的较大波动而对显示造成的不良影响。

例如，对栅线重叠部102施加信号使得栅线重叠部102的电位和与其对应的栅线101的接通电位相等。

例如，在栅线重叠部102对应的栅线101由断开电位变化到接通电位之前，调整对栅线重叠部102施加的信号，使得在栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，栅线重叠部102的电位和与其对应的栅线101的接通电位相等。

需要说明的是，本实施例的方法除了可用于驱动包括实施例四的阵列基板的显示装置外，还可以用于驱动通常的显示装置，也可达到相应的效果。例如，本实施例的方法还可以用于驱动如下结构的显示装置：显示装置包括的阵列基板中，栅线重叠部102与公共电极电连接在一起而被施加相同的公共电压信号。

例如，显示装置的阵列基板也可如图15所示。图15中附图标记可如前所述。

实施例十

本实施例提供一种驱动方法，用于驱动包括实施例五的阵列基板的显示装置，包括：

对多条栅线101逐行扫描以进行显示一帧画面，

在与栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，使得栅线重叠部102的电位和与其对应的栅线101的断开电位相等；并且，在与栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，使栅线重叠部102的电位和与其对应的栅线101的接通电位相等。

从而使得栅信号在跳变(由接通电位变化到断开电位，以及由断开电位变化到接通电位)的瞬间避免栅线重叠部102对栅信号的影响造成栅信号延迟。也可减少栅线重叠部102上电压的较大波动而对显示造成的不良影响。

例如，在栅线重叠部102对应的栅线101由接通电位变化到断开电位之前，调整对栅线重叠部102施加的信号，使得在栅线重叠部102对应的栅线101由接通电位变化到断开电位的时刻，栅线重叠部102的电位和与其对应的栅线101的断开电位相等。

例如，在栅线重叠部102对应的栅线101由断开电位变化到接通电位之前，调整对栅线重叠部102施加的信号，使得在栅线重叠部102对应的栅线101由断开电位变化到接通电位的时刻，栅线重叠部102的电位和与其对应的栅线101的接通电位相等。

一个示例中，如图16所示，为了防止栅信号延迟，提前栅线重叠部102信号变化时间。栅信号sg，栅线重叠部102信号sc，a1、a2、b1、b2、c1、c2、d1、d2分别为不同的时刻。a2-a1＞0，b2-b1＞0。例如，可整体上提前栅线重叠部102信号变化时间。“c2”时刻(栅信号由断开电位变化到接通电位的时刻，vgl→vgh时)，栅线重叠部102电压已是vgh状态，栅线重叠部102和与其对应的栅线101是等电位，所以栅线重叠部102和与其对应的栅线101之间不形成电容，不发生栅信号延迟。“d1”时刻(栅信号由接通电位变化到断开电位的时刻，vgh→vgl时)，栅线重叠部102电压已是vgl状态，栅线重叠部102和与其对应的栅线101是等电位，所以栅线重叠部102和与其对应的栅线101之间不形成电容，不发生栅信号延迟。

例如，为了达到上述效果，在c1时刻在gatei/c内部，gtn和gon电压不同，电源也处于分离状态；c2时刻gtn和gon是相同电压，可使用相同电源；x时刻，gtn与电压为vgh的gon分离，电压为vgl，电压处于分离状态；d1时刻gtn和gon电压相同，可使用相同电源；d2时刻，gtn和gon电压不同，电压处于分离状态。

有以下几点需要说明：

(1)除非另作定义，本发明实施例以及附图中，同一附图标记代表同一含义。

(2)本发明实施例附图中，只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。

(3)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

(4)在不冲突的情况下，本发明的同一实施例及不同实施例中的特征可以相互组合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。