本发明涉及半导体制造领域，特别涉及一种边缘曝光装置、晶圆结构及其形成方法。
背景技术：
随着元器件关键尺寸的减小、集成电路密度的增大，光刻过程产生的缺陷对器件良率、性能日益显著。其中，晶圆边界的清洁和定义开始变得更加重要。在光刻工艺过程中，光刻胶通过旋涂工艺涂覆于晶圆表面上。在靠近晶圆边缘的位置，光刻胶会出现堆积现象，光刻胶会堆积在晶圆边缘的上下表面。光刻胶在晶圆边缘的堆积现象会影响光刻胶的涂覆均匀性，无法实现较好的图形化，而且容易发生剥离从而可能会影响晶圆上其他部分的图形。所以在光刻工艺过程中通常会对晶圆表面的光刻胶进行去边处理，从而避免上述问题的产生。
光刻胶去边处理的方法主要分为：化学去边法(edgebeadremoval，ebr)和晶圆边缘曝光法(waferedgeexposure，wee)。其中，化学去边法是在形成光刻胶层之后，向晶圆边缘喷洒溶剂以去除晶圆边缘的光刻胶层。但是化学去边法存在工艺时间长、溶剂耗材成本高的缺点；而且化学去边法会使剩余的光刻胶层出现边缘不规整的现象，会影响剩余光刻胶层的图形化，可能会引起良率的降低。晶圆边缘曝光法是在形成光刻胶层之后，利用边缘曝光装置对晶圆边缘的光刻胶层进行曝光，从而实现晶圆边缘光刻胶层的去除。
但是，采用晶圆边缘曝光法进行光刻胶去边处理，所形成的晶圆结构依旧存在良率较低的问题。
技术实现要素：
本发明解决的问题是提供一种边缘曝光装置、晶圆结构及其形成方法，以提高良率。
为解决上述问题，本发明提供一种边缘曝光装置，包括：光源，用于产生照明光；与所述光源相连的光纤，用于传输所述照明光，以形成投射至晶圆边缘光刻胶层的入射光；调光单元，用于调节所述入射光的光强。
相应的，本发明还提供一种晶圆结构的形成方法，包括：提供待处理晶圆，所述待处理晶圆包括中心区域和包围所述中心区域的边缘区域；在所述中心区域的待处理晶圆上形成金属连线；在所述金属连线上形成介质层，所述介质层位于所述中心区域和所述边缘区域的待处理晶圆上；在所述介质层上形成第一光刻胶层；根据所述第一光刻胶层设定第一光强，并以所述第一光强对边缘区域上的第一光刻胶层进行第一曝光处理；第一曝光处理之后，对所述第一光刻胶层进行第二曝光处理，所述第二曝光处理采用第二光强进行曝光，所述第二光强大于所述第一光强，以形成图形化的第一光刻胶层，所述图形化的第一光刻胶层位于边缘区域的介质层上；以图形化的第一光刻胶层为掩膜，刻蚀所述介质层，在中心区域上介质层内形成底部露出所述金属连线的接触孔；在所述接触孔内填充导电材料，以形成插塞。
此外，本发明还提供一种本发明晶圆结构形成方法所形成的晶圆结构，包括：晶圆，所述晶圆包括中心区域和包围所述中心区域的边缘区域；位于中心区域晶圆上的金属连线；位于所述金属连线上的介质层，所述介质层位于所述中心区域和所述边缘区域的晶圆上；位于所述中心区域上介质层内的插塞，所述插塞与所述金属连线相接触。
与现有技术相比，本发明的技术方案具有以下优点：
所述调光单元能够实现对投射至光刻胶层上入射光光强的调节，从而使采用所述边缘曝光装置进行曝光的过程中，能够实现曝光光强的可调，扩大了曝光工艺的可控范围，有利于扩大工艺窗口，提高良率。
本发明可选方案中的边缘曝光装置，调光单元包括第一偏振片和第二偏振片，通过改变所述第二透振方向与所述第一透振方向的夹角调节所述入射光的光强。所述技术方案无需对现有设备做较大的改动，即可实现调光单元的功能，工艺简单，成本低廉。
本发明技术方案的晶圆结构及其形成方法中，由于所述图形化的第一光刻胶层位于边缘区域的介质层上，刻蚀所述介质层形成接触孔的过程中，所述接触孔经形成于中心区域上介质层内；边缘区域的介质层受到第一光刻胶层的保护并未受到刻蚀，因此填充导电材料所形成的插塞仅位于中心区域上介质层内，边缘区域上介质层内并不形成插塞，从而避免了边缘区域上介质层内的插塞在后续工艺中脱落，有利于减少插塞脱落引起中心区域上缺陷的数量，有利于提高良率。
本发明可选方案的晶圆结构及其形成方法中，根据所述第一光刻胶层的敏感度设定所述第一光强，并使所述第一光强与所述第一光刻胶层的敏感度值相等；而且通过合理设置第二曝光处理之后的第一曝光后烘焙和第一显影处理步骤的工艺参数，实现既保证了图形化第一光刻胶层对边缘区域上介质层的保护，有利于提高晶圆边缘的平整度，从而为后续工艺提高较好的工艺表面；也改善了光刻胶在晶圆边缘的堆积问题，有利于提高光刻胶涂覆的均匀性，减少中心区域上缺陷的数量，有利于提高良率。
附图说明
图1是一种填充导电材料形成插塞设备的示意图；
图2是本发明边缘曝光装置一实施例的结构示意图；
图3是图2所示实施例中方框120内结构的放大示意图；
图4至图12是本发明晶圆结构形成方法一实施例各个步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中采用晶圆边缘曝光法进行光刻胶去边处理，所形成的半导体结构依旧存在良率较低的问题。现结合一种采用晶圆边缘曝光法进行光刻胶去边处理的晶圆结构形成方法分析其良率低问题的原因：
在形成金属连线和金属插塞的后段制程中，为了提供较好的晶圆边缘平整度，从而提高后续所形成金属连线的质量，在接触孔的形成过程中并不进行光刻胶的去边处理；而在金属连线的形成过程中，进行光刻胶的去边处理，从而避免堆积的光刻胶影响晶圆上其他部分的图形。
具体的，所述晶圆结构形成方法包括：提供待处理晶圆，所述待处理晶圆包括中心区域和包围所述中心区域的边缘区域，所述中心区域的待处理晶圆上形成有金属连线；在所述金属连线上形成介质层，所述介质层位于所述中心区域和所述边缘区域的待处理晶圆上；在所述介质层上形成第一光刻胶层；对所述第一光刻胶层进行曝光处理，以形成图形化的第一光刻胶层，在所述图形化的第一光刻胶层内形成刻蚀开口；以所述图形化的第一光刻胶层为掩膜，刻蚀所述介质层，在所述介质层内形成接触孔，位于中心区域上介质层内的接触孔为第一接触孔，位于边缘区域上介质层内的接触孔为第二接触孔；向所述接触孔内填充导电材料，以形成插塞，位于中心区域介质层内的插塞为第一插塞，位于边缘区域介质层内的插塞为第二插塞。
由于在金属连线的形成过程中，会采用边缘曝光装置进行光刻胶的去边处理；而且边缘曝光装置的光强为固定值，因此为了保证堆积光刻胶层的去除，光刻胶的去边处理通常是将边缘区域上的光刻胶层完全去除。所以所述金属连线仅位于中心区域的待处理晶圆上，边缘区域的待处理晶圆上并未形成有金属连线。
由于所形成的插塞与金属连线接触相连，所述接触孔的底部露出所述金属连线。因此在刻蚀形成接触孔的过程中，所述金属连线能够起到刻蚀停止层的作用。由于边缘区域的待处理晶圆上并未形成有金属连线，形成接触孔的过程中，所述第二接触孔的刻蚀过程并没有金属连线进行刻蚀停止，所以沿垂直待处理晶圆表面的方向上，所述第二插塞的尺寸可能大于所述第一插塞的尺寸，也就是说所述第二接触孔的尺寸大于第一接触孔的尺寸。
沿垂直待处理晶圆表面的方向上，第二接触孔的尺寸较大，会使所述第二接触孔的深宽比大于所述第一接触孔的深宽比，因此向所述第二接触孔内填充导电材料的工艺难度大于向所述第一接触孔内填充导电材料的难度，即形成第二插塞的工艺难度较大。第二插塞形成工艺难度较大，会使所形成第二插塞的致密较低，也就是说，第二插塞内导电材料较疏松。
参考图1，示出了填充导电材料形成插塞的设备示意图。
如图1所示，在填充导电材料的过程中，为了避免待处理晶圆背面被导电材料污染而形成缺陷，工艺机台设置有边缘覆盖环30(edgeringcover)。边缘覆盖环10的设置会使边缘区域上导电材料的填充能力下降。导电材料填充能力的下降，也会使形成第二插塞的工艺难度增大，造成所形成第二插塞的致密度降低。
此外，形成插塞之后，所述形成方法还包括：在所述插塞上形成上层金属连线和上层金属插塞。上层金属连线的形成过程中还包括去边处理以及刻蚀工艺，去边处理后，定义上层金属线的光刻胶层并不覆盖所述第二插塞，无法在后续的工艺中保护所述第二插塞，所以所述第二插塞会在后续工艺中受到刻蚀，造成第二插塞致密度降低。
第二插塞致密度的降低会影响第二插塞与介质层以及其他膜层之间的粘合性能，从而影响所形成晶圆结构的稳定性和良率；而且致密度较低的第二插塞容易在清洗(scrubber)过程中脱落。第二插塞的材料通常为w，因此脱落的第二插塞掉落在待处理晶圆其他区域上，会引起其他区域的短路问题，从而造成半导体结构良率的下降。
第二插塞脱落造成缺陷的比率大约在10％到20％范围内。目前为了改善上述问题，一种方法是减少位于边缘区域上第二插塞数量，例如，平行待处理晶圆平面内，尽量减小边缘区域的范围，从而减小第二插塞的数量。另一种方法是修改机台设计，改变边缘覆盖环10的设置，从而提高导电材料的填充能力，扩大工艺窗口。但是上述两个方法都不能有效解决良率低的问题。
为解决所述技术问题，本发明提供一种具有调光单元的边缘曝光装置，通过调节入射光光强，避免在边缘区域上的介质层内形成插塞，从而提高良率。
本发明技术方案的边缘曝光装置包括有用于调节入射光光强的调光单元。所述调光单元能够实现对投射至光刻胶层上入射光光强的调节，从而采用所述边缘曝光装置进行去边处理的过程中，能够实现曝光光强的可调，提高了去边处理的控制范围，有利于扩大工艺窗口，提高良率。
参考图2和图3，示出了本发明边缘曝光装置一实施例的结构示意图，其中图3是图2中方框120内结构的放大示意图。
所述边缘曝光装置用于对晶圆100w边缘的光刻胶进行曝光。所述边缘曝光装置包括：光源100，用于产生照明光；与所述光源100相连的光纤110，用于传输所述照明光，以形成投射至晶圆100w边缘光刻胶层的入射光111；调光单元(图中未示出)，用于调节所述入射光111的光强。
如图2所示，晶圆100w包括中心区域100c和包围中心区域100c的边缘区域100e。涂覆光刻胶以后，光刻胶会在晶圆100w的边缘区域100e上出现堆积。由于光刻胶性质、机台设计、晶圆100w形成以及光刻条件的等工艺限制，晶圆100w边缘区域100c上光刻胶的曝光条件超出了曝光的景深，容易出散焦现象(defocus)，所以边缘区域100e上的光刻胶无法实现较好的图形化；反而堆积的光刻胶很容易发生剥离而影响中心区域100c上光刻胶的图形化。
所述光源100产生的照明光能够使所述光刻胶发生光化学反应。具体的，本实施例中，涂覆于晶圆100w上的光刻胶为uv胶，所以所述光源100为uv光源，也就是说所述照明光为uv光。
需要说明的是，所述光源100所产生照明的光强不宜太大也不宜太小。所述光源100所产生照明光的光强如果太小，由于照明光还需要一系列光学系统才能投射至光刻胶层上，所以所述入射光111的强度必然小于所述照明光的强度，照明光光强太小，会使所形成的入射光111光强过小，所述入射光111可能无法使光刻胶发生光化学反应，从而无法实现对晶圆100w边缘光刻胶层进行曝光的功能；所述光源100所产生照明的光强如果太大，则容易造成能量浪费、增加工艺难度、增加工艺成本的问题。所以本实施例中，所述光源100所产生照明光的光强在300mj到400mj范围内。
所述光纤110用于传输所述照明光，使所述照明光传导至晶圆100w边缘的光刻胶层上。本实施例中，所述照明光为uv光，所以所述光纤110为适宜于传导uv光的光纤。
所述调光单元用于调节投射至光刻胶层上入射光111的光强。由于所述调光单元能够实现对所述入射光111光强的调节，从而使采用所述边缘曝光装置进行曝光的过程中，能够实现曝光光强的可调，扩大了曝光工艺的可控范围，有利于扩大工艺窗口，提高良率。
本实施例中，所述调光单元与所述光纤110未连接光源100的一端相连，用于调节经所述光纤110传输的照明光光强以形成所述入射光。
具体的，所述光纤110一端与所述光源100相连，用于接收所述光源100产生的照明光，并将所述照明光传输至另一端；所述光纤110的另一端与所述调光单元相连，经所述光纤110传输的照明光，经所述光纤110的另一端投射至所述调光单元。
所述调光单元用于接收经所述光纤110传输的照明光，并调节所述照明光的光强，以形成所述入射光；所述入射光投射至晶圆100w边缘的光刻胶层上，用于实现所述光刻胶层的曝光。
本发明其他实施例中，所述调光单元还可以位于所述光源和所述光纤之间，用于实现所述光源和所述光纤之间的连接。
具体的，当所述调光单元位于所述光源和所述光纤之间时，所述调光单元与所述光源相连，用于接收所述光源产生的照明光，并调节所述照明光的光强；所述调光单元还与所述光纤相连，用于使经调节光强的照明光输出至所述光纤；所述光纤用于接收经所述调光单元调节光强的照明光，并传输所述照明光，以形成所述入射光；所述入射光投射至晶圆边缘的光刻胶层上，用于实现所述光刻胶层的曝光。
结合参考图3，示出了图2所示实施例中方框120内结构的放大示意图。
本实施例中，所述调光单元包括：具有第一透振方向的第一偏振片121，用于使所述照明光形成偏振光；具有第二透振方向的第二偏振片122，用于使所述偏振光形成入射光111(如图2所示)；第一偏振片121或第二偏振片122的至少一个为透振方向可调的偏振片，用于改变所述第二透振方向与所述第一透振方向的夹角，以调节所述入射光111的光强。
所述光源100产生的照明光为自然光，也就是非偏振光，所以所述照明光投射所述第一偏振片121后形成偏振光，而且所述偏振光的偏振方向与所述第一透振方向平行；所述偏振光投射至所述第二偏振片122时，只有与第二透振方向平行的分量能够透射，所以所述偏振光透射所述第二偏振片122所形成入射光111的光强与所述第一透振方向和所述第二透振方向的夹角相关：例如，所述第一透振方向和所述第二透振方向的夹角为0°时，在不考虑吸收等能量损耗的情况下，所述偏振光完全透射所述第二偏振片122，所述入射光111光强与所述偏振光光强相当；所述第一透振方向和所述第二透振方向的夹角为90°，即所述第一透振方向和所述第二透振方向相垂直时，所述偏振光在第二透振方向上的分量为0，也就是说，所述偏振光无法透射所述第二偏振片122，所述入射光111光强为0。所以通过改变所述第一透振方向和所述第二透振方向夹角的大小，能够实现对所述入射光111光强的调节。
本实施例中，所述调光单元包括第一偏振片121和第二偏振片122，利用偏振原理调节入射光的光强。这种做法无需对现有设备做较大的改动，即可实现调节入射光的光强的功能，工艺简单，成本低廉。
本发明其他实施例中，所述光源还可以是产生偏振光的光源，即所述照明光即为偏振光。所述照明光为偏振方向为第一方向的偏振光时，所述调光单元包括调光偏振片，所述调光偏振片的透振方向为第二方向。所述调光单元通过改变第二方向与第一方向的夹角实现对入射光光强的调节。
需要说明的是，本实施例中所述调光单元是通过偏振原理实现入射光光强调节的功能。本发明其他实施例中，所述调光单元也可以包括至少一个滤光片，所述滤光片用于吸收或者反射部分强度的入射光，并使剩余强度的入射光实现透射，也就是说，所述滤光片对所述入射光具有一定的透射率。通过所述滤光片透射率的变化或者通过更换不同透射率的滤光片，实现所述入射光光强调节的功能。
还需要说明的是，本实施例对光源产生的照明光进行强度调节，从而实现对入射光光强的调节。但是这种做法仅为一示例，本发明其他实施例中，所述调光单元也可以与所述光源调节，通过对光源性能的改变，而达到改变所产生照明光光强的目的，从而达到改变所述入射光光强的效果。例如，所述调光单元可以与所述光源的电源系统相连，从而改变所述光源的功率。
本实施例中，所述第一偏振片121为透振方向可调的偏振片，所述第二偏振片122为透振方向固定的偏振片。所述边缘曝光装置还包括：与所述第二偏振片122相连的固定框架125，用于固定所述第二偏振片122。
具体的，所述边缘曝光装置还包括：与所述光纤110相连的透镜130，用于会聚所述照明光，以减少照明光的散射，从而提高工艺控制能力。所述固定框架125与所述透镜130相连，用于实现所述第二偏振片122的固定。
此外，本实施例中，所述第一偏振片121位于所述透镜130和所述第二偏振片122之间；经所述透镜130会聚的照明光经所述第一偏振片121透射形成所述偏振光；所述偏振光经所述第二偏振片122透射形成所述入射光。
所述调光单元还包括：步进马达123，与所述透振方向可调的偏振片相连，用于控制所述第一透振方向与所述第二透振方向的夹角；控制器124，与所述步进马达123相连，用于控制所述步进马达123。
所述步进马达123用于改变相连偏振片的透振方向，从而达到控制所述第一透振方向与所述第二透振方向夹角的目的。本实施例中，所述第一偏振片121为透振方向可调的偏振片，因此所述的步进马达123与所述第一偏振片121相连，所以所述步进马达123用于改变所述第一偏振片121的第一透振方向。
所述控制器124用于控制所述步进马达123的转数，从而达到控制所述步进马达123的目的。步进马达123是一种将电脉冲转化为角位移的执行机构。步进马达123当步进驱动器接收到一个脉冲信号，步进马达123就按设定的方向转动一个固定的角度(称为“步距角”)，步进马达123的旋转是以固定的角度一步一步运行的。步进马达123的转数就是指步进马达123接收到电脉冲的数量，因此通过控制所述步进马达123的转数，结合所述步进马达123的步距角就能够实现对所述第一偏振片121转动角位移量的控制，定量改变所述第一透振方向与所述第二透振方向的夹角。
相应的，本发明还提供一种晶圆结构的形成方法。
参考图4至图12，示出了本发明晶圆结构形成方法一实施例各个步骤对应的剖面结构示意图。
参考图4，提供待处理晶圆200，所述待处理晶圆200包括中心区域200c和包围所述中心区域200c的边缘区域200e。
所述待处理晶圆200用于提供工艺操作平台。本实施例中，所述待处理晶圆200为经过前段工艺处理的晶圆，所以所述待处理晶圆包括衬底(图中未示出)以及位于所述衬底上的半导体结构(图中未示出)。
所述衬底用于提供操作平台。所述衬底的材料单晶硅，即所述待处理晶圆为硅晶圆。在本发明的其他实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底还可以是其他半导体材料，或者，所述衬底还可以选自具有外延层或外延层上硅结构。需要说明的是，本实施例中，衬底是平面衬底。本发明其他实施例中，所述衬底也可以表面具有鳍部的衬底。
所述待处理晶圆200包括中心区域200c和边缘区域200e。所述中心区域200c待处理晶圆200内的半导体结构用于形成至少一个芯片；所述边缘区域200e待处理晶圆200内的半导体结构，由于工艺稳定性或工艺质量问题，并不用于形成芯片。
参考图4至图7，在所述中心区域200c的待处理晶圆200上形成金属连线210(如图7所示)。
所述金属连线210用于实现芯片内半导体结构的电连接。本实施例中，所述金属连线210的材料为al。本发明其他实施例中，所述金属连线210的材料还可以为cu、w、ag、au、pt、ni或ti等。
具体的，形成所述金属连线210的步骤包括：如图4所示，在所述待处理晶圆200上形成金属层211；在所述金属层211上形成连线光刻胶层212(所述连线光刻胶层212作为第二光刻胶层)。
所述金属层211用于在图形化后形成金属连线210。本实施例中，所述金属层211的材料为al，可以通过原子层沉积、物理气相沉积或化学气相沉积等方法形成于所述待处理晶圆200上。
所述连线光刻胶层212用于对所述金属层211进行图形化。具体的，形成所述第二光刻胶层211的步骤包括：通过涂敷工艺在所述金属层211上形成所述连线光刻胶层212。
形成连线光刻胶层212时，光刻胶会在边缘区域200e的位置出现堆积现象。光刻胶的堆积会影响所述连线光刻胶层212的涂覆均匀性，无法实现较好的图形化，而且容易发生剥离从而可能会影响晶圆200上其他部分的图形。所以在形成连线光刻胶层212之后，需要对所述连线光刻胶层212进行去边处理。
本实施例中，对所述连线光刻胶层212进行去边处理对步骤包括：参考图5，对所述连线光刻胶层212(第二光刻胶层)进行去边曝光处理213。与化学去边法(edgebeadremoval，ebr)相比，通过曝光的方式进行所述去边处理，能够提高剩余连线光刻胶层212边缘的规整程度，有利于提高良率。
所述去边曝光处理213用于使边缘区域200e上的连线光刻胶层212发生光化学反应，从而能够在后续工艺中被去除，从而去除堆积的光刻胶，避免影响后续工艺的质量。
具体的，本实施例中，所述连线光刻胶层212为正性光刻胶，所以所述去边曝光处理213用于使边缘区域200e上的连线光刻胶层212发生光酸反应，在受到光照的连线光刻胶层212内形成h+。
需要说明的是，进行去边曝光处理213的步骤中，投射至边缘区域200e连线光刻胶层212上的光强不宜太大也不宜太小。如果投射至边缘区域200e连线光刻胶层212上的光强太小，则边缘区域200e上连线光刻胶层212所发生光化学反应不充分，可能无法在后续工艺中被去除，从而可能会影响堆积光刻胶的去除；如果投射至边缘区域200e连线光刻胶层212上的光强太大，则容易引起能量浪费、增加工艺难度。具体的本实施例中，进行去边曝光处理213的步骤中，投射至边缘区域200e连线光刻胶层212上的光强在5mj到100mj范围内。
本实施例中，采用本发明的边缘曝光装置进行所述去边曝光处理213。具体的，根据去边曝光处理213的技术要求，通过所述边缘曝光装置的调光单元调节投射至所述连线光刻胶层212上入射光的光强，使所述入射光光强在合理范围内，从而使所述连线光刻胶层212充分曝光。
由于所述去边曝光处理213使所述连线光刻胶层212充分曝光，所以在采用本发明边缘曝光装置进行所述去边曝光处理213过程中，使第一偏振片的第一透振方向与第二偏振片的第二透振方向相互平行，从而使偏振光完全透射所述第二偏振片，形成光强相当的入射光进行所述去边曝光处理213。
之后，参考图6，对经去边曝光处理213(如图5所示)的连线光刻胶层212进行图形化曝光处理214，以形成图形化的连线光刻胶层212，所述图形化的连线光刻胶层212露出所述边缘区域200e待处理晶圆200上的金属层211。
所述图形化曝光处理214用于使部分所述连线光刻胶层212发生光化学反应，以去除部分连线光刻胶层212实现图形化。具体的，本实施例中，所述连线光刻胶层212为正性光刻胶，所以所述图形化曝光处理214用于使受到光照的连线光刻胶层212发生光酸反应，在连线光刻胶层212内形成h+。
进行图形化曝光处理214的步骤中，投射至连线光刻胶层212上的光强不宜太大也不宜太小。如果投射至所述连线光刻胶层212上的光强太小，则容易出现光刻胶曝光不足的问题，光化学反应不充分，会影响所述连线光刻胶层212所形成图形的清晰程度，从而影响后续工艺的精度和质量；如果投射至所述连线光刻胶层212上的光强太大，则容易出现光刻胶过度曝光的问题，光刻胶光化学反应过度，也无法得到清晰的图形，而且还可能引起能量浪费、增加工艺难度。具体的本实施例中，进行图形化曝光处理214的步骤中，投射至所述连线光刻胶层212上的光强在5mj到100mj范围内。
所述图形化的连线光刻胶层212用于定义所述金属连线210(如图7所示)的尺寸和位置。所述图形化的连线光刻胶层212露出所述边缘区域200e待处理晶圆200上的金属层211以及中心区域200c上所述金属层211的部分表面。
具体的，形成图形化连线光刻胶层212的步骤包括：对经图形化曝光处理214的连线光刻胶层212进行连线曝光后烘焙处理(所述连线曝光后烘焙处理作为第二曝光后烘焙处理)；对经连线曝光后烘焙处理的连线光刻胶层212进行连线显影处理(所述连线显影处理作为第二显影处理)，形成图形化的连线光刻胶层212。
所述连线曝光后烘焙处理用于使经图形化曝光处理214的连线光刻胶层212中，光酸反应所形成的h+扩散，使发生光酸反应的光刻胶能够被去除；还用于消除所述图形化曝光处理214过程中的驻波效应。此外，所述连线曝光后烘焙处理还可以去除所述连线光刻胶层212的溶剂，增加光刻胶的粘附性和抗腐蚀能力。
需要说明的是，进行连线曝光后烘焙处理的步骤中，烘焙温度不宜太高也不宜太低，烘焙时间不宜太长也不宜太短。烘焙温度如果太低，或烘焙时间如果太短，则光酸反应所形成h+扩散不完全，不利于形成清晰的图形，可能会影响后续金属连线210的形成质量；烘焙温度如果太高，或烘焙时间如果太长，则可能会引起能源浪费、增加工艺难度大问题。具体的，本实施例中，进行连线曝光后烘焙处理的步骤中，烘焙温度在90℃到130℃范围内；烘培时间在50s到100s范围内。
所述连线显影处理用于去除不需要的光刻胶，以形成图形化的连线光刻胶层212。所述连线显影处理的步骤包括：用显影液溶解不需要的部分光刻胶，露出中心区域200c的部分金属层211，从而实现所述连线光刻胶层212的图形化。本实施例中，所述连线光刻胶层212为正性光刻胶，所以所述连线显影处理的步骤包括：采用碱性溶液使发生光酸反应的光刻胶溶解。
需要说明的是，进行连线显影处理的步骤中，所采用显影液浓度不宜太高也不宜太低，显影时间不宜太长也不宜太短，工艺温度不宜太高也不宜太低。所采用显影液浓度如果太低，或者显影时间如果太短，或者工艺温度如果太短，则会出现显影不完全或者显影不够等问题，会影响所述连线光刻胶层212图形化的精度和质量；所采用显影液浓度如果太高，或者显影时间如果太长，或者工艺温度如果太高，则会出现过度显影等问题，造成光刻胶被过度溶解，也会影响所述连线光刻胶层212图形化的精度和质量。具体的，本实施例中，进行连线显影处理的步骤中，所采用显影液浓度在2％到3％范围内；显影时间在30s到80s范围内；工艺温度在22℃到24℃范围内。
参考图7，以所述图形化的连线光刻胶层212为掩膜，刻蚀所述金属层211(如图6所示)，形成所述金属连线210。
刻蚀所述金属层211的步骤用于去除部分金属层211(如图6所示)，剩余部分等金属层211用于形成所述金属连线210。本实施例中，所述连线光刻胶层212为正性光刻胶，所述金属层210的材料为al，所以刻蚀所述金属层211的步骤包括：通过干法刻蚀的方式去除所述连线光刻胶层212露出的金属层210，形成所述金属连线210。
需要说明的是，在形成所述金属连线210之后，所述形成方法还包括：去除剩余的连线光刻胶层212，露出所述金属连线210。
参考图8，在所述金属连线210上形成介质层220，所述介质层220位于所述中心区域200c和所述边缘区域200e的待处理晶圆200上。
所述介质层220用于实现相邻半导体结构之间的电隔离，还用于定义后续所形成插塞的尺寸和位置。
本实施例中，所述介质层220的材料为氧化硅，可以通过化学气相沉积、物理气相沉积或原子层沉积等方式形成。本发明其他实施例中，所述介质层的材料还可以选自氮化硅、氮氧化硅或碳氮氧化硅等其他介质材料。
继续参考图8，在所述介质层220上形成第一光刻胶层231。
所述第一光刻胶层231用于实现图形化以定义接触孔的尺寸和位置。具体的，形成所述第一光刻胶层231的步骤包括：通过涂敷工艺在所述介质层220上形成所述第一光刻胶层231。
形成第一光刻胶层231时，光刻胶也会在边缘区域200e的位置出现堆积现象。所以形成第一光刻胶层231的步骤中，边缘区域200e上第一光刻胶层231具有第一厚度d1。光刻胶的堆积会影响所述第一光刻胶层231的涂覆均匀性，无法实现较好的图形化，而且容易发生剥离从而可能会影响晶圆200上其他部分的图形。
但是所述边缘区域200e上的第一光刻胶层231不能完全去除，从而能够在后续工艺中保护边缘区域200e待处理晶圆200上的膜层，为后续工艺提供平整的工艺表面。
所以，参考图9，根据所述第一光刻胶层231设定第一光强，并以所述第一光强对边缘区域200e上的第一光刻胶层231进行第一曝光处理232。
所述第一曝光处理232用于使所述边缘区域200e上部分厚度的第一光刻胶层231受到曝光从而被去除，以改善所述边缘区域200e上第一光刻胶层231的堆积问题。
设定第一光强的步骤包括：根据所述第一光刻胶层231的敏感度和厚度设定所述第一光强。光刻胶的敏感度是指光刻胶上形成一个良好的图形所需要一定波长光的最小能量值，也就是指光刻胶的最小曝光量。具体的，设定第一光强的步骤包括：设定所述第一光强小于所述第一光刻胶层231的敏感度值，从而减少所述边缘区域200e上的第一光刻胶层231被完全曝光的可能，降低所述边缘区域200e上的第一光刻胶层231被完全去除的几率。
本实施例中，所述第一光刻胶层231材料的型号为sepr432，对于在
本实施例中，采用本发明的边缘曝光装置进行所述第一曝光处理232。
具体的，根据所述第一光刻胶层231的敏感度值，通过所述边缘曝光装置的调光单元调节投射至所述第一光刻胶层231上入射光的光强，使所述入射光的光强与第一光强相等，从而使部分厚度的第一光刻胶层231发生光化学反应。本实施例中，所述第一光刻胶层231为正性光刻胶231，所以所述第一曝光处理232以第一光强使部分所述第一光刻胶层231发生光酸反应，在边缘区域200e上的第一光刻胶层231内形成少量h+。
由于所述第一曝光处理232使所述第一光刻胶层231部分曝光，所以采用本发明边缘曝光装置进行所述第一曝光处理232过程中，使第一偏振片的第一透振方向与第二偏振片的第二透振方向呈一定角度，使部分偏振光透射所述第二偏振片，形成光强较弱的入射光进行所述第一曝光处理232。
而且设定第一光强的步骤包括：根据所述第一光强的大小，调整所述第一透振方向与所述第二透振方向之间夹角的大小，从而使投射第二偏振片的入射光光强等于所述第一光强，以实现所述第一曝光处理232。
参考图10，第一曝光处理232(如图9所示)之后，对所述第一光刻胶层231进行第二曝光处理233，所述第二曝光处理233采用第二光强进行曝光，所述第二光强大于所述第一光强，以形成图形化的第一光刻胶层231，所述图形化的第一光刻胶层231位于边缘区域200e的介质层上。
所述第二曝光处理233用于使中心区域100c上部分所述第一光刻胶层231发生光化学反应，以去除部分第一光刻胶层231，露出介质层220，从而实现图形化。具体的，所述第一光刻胶层231为正性光刻胶，所以所述第二曝光处理233用于使受到光照的第一光刻胶层231发生光酸反应，在第一光刻胶层231内形成大量h+。所述第二光强大于所述第一光强，从而使受到光照部分的第一光刻胶层231发生充分的光化学反应，以改善所述图形化的第一光刻胶层231图形的清晰度和分辨率。
需要说明的是，进行第二曝光处理233的步骤中，所述第二光强不宜太高也不宜太低。所述第二光强如果太低，则会出现曝光不足的问题，光化学反应不充分，会影响所述第一光刻胶层231所形成图像的清晰程度，从而影响所述第一光刻胶层231图形化的精度和质量；所述第二光强如果太高，则会出现光刻胶过度曝光的问题，也难以获得清洗的图像，而且还容易引起能量浪费、增加工艺难度。具体的，本实施例中，进行第二曝光处理233的步骤中，所述第二光强在5mj到100mj范围内。
所述图形化的第一光刻胶层231用于定义接触孔的尺寸和位置；所述图形化的第一光刻胶层231位于边缘区域200e介质层220上，所以所述图形化的第一光刻胶层231还用于保护所述边缘区域200e待处理晶圆200上的膜层，减少所述膜层受到刻蚀的可能，从而为后续工艺提供平整度良好的操作表面。
由于中心区域200c上第一光刻胶层231仅受到第二曝光处理233，所以中心区域200c上第一光刻胶层231仅受到光照部分产生有大量的h+，而未受到光照部分内h+含量极少，也就是说，中心区域200c上第一光刻胶层231受到光照部分与未收到光照部分的界线清晰。清晰的界线使h+难以在平行待处理晶圆200表面的平面扩散，所以中心区域200c上图形化的第一光刻胶层231的解析度较高，能够形成清晰的图形。
边缘区域200e上的所述第一光刻胶层231经第一曝光处理232和第二曝光处理233。由于第一曝光处理232使所述边缘区域200e上所有的第一光刻胶层231均受到部分曝光，也就是说，所述边缘区域200e上的第一光刻胶层231均形成有一定量的h+。所以第二曝光处理232中，边缘区域200e上受到光照的第一光刻胶层231产生大量的h+，边缘区域200e上未受到光照的第一光刻胶层231内也含有一定量的h+，也就是说，边缘区域200e上第一光刻胶层231受到光照部分与未收到光照部分的界线不清晰。受到光照部分与未收到光照部分界线的模糊，使h+在平行待处理晶圆200表面平面内的扩散成为可能，从而降低了边缘区域200e上图形化的第一光刻胶层231的解析度，所以边缘区域200e上图形化的第一光刻胶层231仅仅是整体厚度的降低而无法有效的形成图形。具体的，形成图形化第一光刻胶层231的步骤中，边缘区域200e上的第一光刻胶层231具有第二厚度d2，所述第二厚度d2小于所述第一厚度d1(如图8所示)。
需要说明的是，边缘区域200e基底上图形化第一光刻胶层231的第二厚度d2不宜太大也不宜太小。第二厚度d2如果太小，则难以在后续工艺中起到保护所述边缘区域200e待处理晶圆200上的介质层220，会影响后续工艺操作平面的平整度，可能会影响良率；第二厚度d2如果太大，则对所述边缘区域200e上第一光刻胶层231堆积问题的改善效果有效，也可能会影响良率。具体的，本实施例中，形成图形化第一光刻胶层231的步骤中，所述第二厚度d2在
具体的，形成图形化第一光刻胶层231的步骤包括：对经第二曝光处理233的第一光刻胶层231进行第一曝光后烘焙；对经第一曝光后烘焙的第一光刻胶层231进行第一显影处理，形成图形化的第一光刻胶层231。
所述第一曝光后烘焙处理用于使经第一曝光处理232的第一光刻胶层231中，光酸反应所形成的h+扩散，使发生光酸反应的光刻胶能够被去除；还用于消除所述第一曝光处理232过程中的驻波效应。此外，所述第一曝光后烘焙处理还可以去除所述第一光刻胶层231内的溶剂，增加光刻胶的粘附性和抗腐蚀能力。
需要说明的是，进行第一曝光后烘焙处理的步骤中，烘焙温度不宜太高也不宜太低，烘焙时间不宜太长也不宜太短。烘焙温度如果太低，或烘焙时间如果太短，则光酸反应所形成h+扩散不完全，不利于中心区域200c上的第一光刻胶层231形成清晰的图形，会影响所形成插塞的质量；烘焙温度如果太高，或烘焙时间如果太长，则可能会引起能源浪费、增加工艺难度大问题。具体的，本实施例中，进行行第一曝光后烘焙处理的步骤中，烘焙温度在90℃到130℃范围内；烘培时间在50s到100s范围内。
所述第一显影处理用于去除不需要的光刻胶，以形成图形化的第一光刻胶层231。所述第一显影处理的步骤包括：用显影液溶解不需要的部分光刻胶，露出中心区域200c的部分介质层220，从而实现所述第一光刻胶层231的图形化。本实施例中，所述第一光刻胶层231为正性光刻胶，所以所述第二显影处理的步骤包括：采用碱性溶液使发生光酸反应的光刻胶溶解。
需要说明的是，进行第二显影处理的步骤中，所采用显影液浓度不宜太高也不宜太低，显影时间不宜太长也不宜太短，工艺温度不宜太高也不宜太低。
所采用显影液浓度如果太低，或者显影时间如果太短，或者工艺温度如果太短，则会出现显影不完全或者显影不够等问题，会影响所述第一光刻胶层231图形化的精度和质量；所采用显影液浓度如果太高，或者显影时间如果太长，或者工艺温度如果太高，则会出现过度显影等问题，造成光刻胶被过度溶解，也会影响所述第一光刻胶层231图形化的精度和质量。具体的，本实施例中，进行第一显影处理的步骤中，所采用显影液浓度在2％到3％范围内；显影时间在30s到80s范围内；工艺温度在22℃到24℃范围内。
参考图11，以图形化的第一光刻胶层231为掩膜，刻蚀所述介质层220，在中心区域200c上介质层220内形成底部露出所述金属连线210的接触孔241。
所述接触孔241用于为插塞的形成提供工艺空间。具体的，形成所述接触孔241的步骤包括：通过干法刻蚀的方式去除所述第一光刻胶层231露出的部分介质层220，在所述介质层220内形成底部露出所述金属连线210的接触孔241。
所述接触孔241底部露出所述金属连线210，从而使后续在所述接触孔241内形成的插塞能够与所述金属连线210实现接触相连，因此在刻蚀所述介质层220的过程中，所述金属连线210还起到一定的刻蚀停止作用。此外，由于图形化的第一光刻胶层231位于所述边缘区域200e上，所以边缘区域200e上介质层220未受到刻蚀，也就是说，接触孔241仅形成与中心区域200c上的介质层220内；边缘区域200e上介质层220内并未形成接触孔241。
需要说明的是，在形成接触孔241之后，所述形成方法还包括：去除剩余的所述第一光刻胶层231，露出所述介质层220。由于边缘区域200e上介质层220被所述第一光刻胶层231覆盖，所以边缘区域200e上介质层220并未受到刻蚀工艺的影响，平整度较高，能够为后续工艺提高较好的工艺表面，有利于提高所形成晶圆结构的性能。
参考图12，在所述接触孔241(如图11所示)内填充导电材料，以形成插塞240。
所述插塞240用于与所述金属连线210电连接，以实现所述金属连线210与外部电路的连接。本实施例中，所述插塞240的材料为w，即所述导电材料为w。本发明其他实施例中，所述插塞240的材料还可以为al、cu、ag、au、pt、ni或ti等。
由于所述接触孔241仅位于中心区域200c上介质层220内，所以所述插塞240仅位于中心区域200c上的介质层220内；边缘区域200e上介质层220内并未形成接触孔，所以边缘区域200e上介质层220内并未形成插塞。边缘区域200e上未形成插塞，能够有效的减少后续工艺中插塞脱落现象的出现，因此能够有效的减少脱落插塞所引起短路问题的出现，有利于提高所形成半导体结构的良率。
相应的，本发明还提供一种本发明晶圆结构形成方法所形成的晶圆结构。
参考图12，示出了本发明晶圆结构一实施例的剖面结构示意图。
所述晶圆结构包括：待处理晶圆200，所述待处理晶圆200包括中心区域200c和包围所述中心区域200c的边缘区域200e；位于中心区域200c待处理晶圆200上的金属连线210；位于所述金属连线210上的介质层220，所述介质层220位于所述中心区域200c和所述边缘区域200e的待处理晶圆200上；位于所述中心区域200c上介质层220内的插塞240，所述插塞240与所述金属连线210相接触。
所述待处理晶圆200用于提供工艺操作平台。本实施例中，所述待处理晶圆200为经过前段工艺处理的基底，包括衬底(图中未示出)以及位于所述衬底上的半导体结构(图中未示出)。
所述衬底用于提供操作平台。所述衬底的材料单晶硅。在本发明的其他实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底还可以是其他半导体材料，或者，所述衬底还可以选自具有外延层或外延层上硅结构。需要说明的是，本实施例中，衬底是平面衬底。本发明其他实施例中，所述衬底也可以表面具有鳍部的衬底。
所述待处理晶圆200包括中心区域200c和边缘区域200e。所述中心区域200c内的半导体结构用于形成至少一个芯片；所述边缘区域200e内的半导体结构，由于工艺稳定性或工艺质量，并不用于形成芯片。
所述金属连线210用于实现平行待处理晶圆200平面内半导体结构的电连接。本实施例中，所述金属连线210的材料为cu。本发明其他实施例中，所述金属连线210的材料还可以为al、w、ag、au、pt、ni或ti等。
所述介质层220用于实现相邻半导体结构之间的电隔离。本实施例中，所述介质层220的材料为氧化硅。本发明其他实施例中，所述介质层的材料还可以选自氮化硅、氮氧化硅或碳氮氧化硅等其他介质材料。
所述插塞240用于与所述金属连线210电连接，以实现所述金属连线210与外部电路的连接。本实施例中，所述插塞240的材料为w。本发明其他实施例中，所述插塞的材料还可以为al、cu、ag、au、pt、ni或ti等。
由于所述晶圆结构为本发明晶圆结构形成方法所形成的晶圆结构，所以所述插塞240仅位于所述中心区域200c上的介质层220内，边缘区域200e上介质层220内并没有插塞，所以能够有效的减少后续工艺中插塞脱落现象的出现，因此能够有效的减少脱落插塞所引起短路问题的出现，有利于提高所形成半导体结构的良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。