本发明有关于一种影像显示装置、影像显示装置的驱动控制电路及其驱动方法。
背景技术：
低温多晶硅(lowtemperaturepoly-silicon；简称ltps)是新一代薄膜晶体管液晶显示器(tft-lcd)的制造流程。相较于传统非晶硅显示器，ltps具有反应速度较快、高亮度、高解析度与低耗电量等优点。
ltps面板采用多路复用器设计(mux)，能有效减少面板底部边框宽度，使得荧幕可视范围扩大，减少面板厚度，使外观更加极致轻薄。
然而，如果面板的某一条栅极线上的像素有缺陷，则当该条栅极线与上一条栅极线同时开启时，在数据线浮动期间，由于缺陷像素跟共同电压(com)之间短路，使得该缺陷像素形成暗点，则在上一条栅极线上的像素将会通过数据线而短路于形成暗点的缺陷像素，形成2连暗点或多连暗点。
故而，业界正在努力解决多连暗点的缺点，以提升面板品质。
技术实现要素：
根据本申请一实施例，提出一种影像显示装置，其包括：一像素阵列，包括多个像素、多条数据线与多条栅极线，所述多个像素形成于所述多个数据线与所述多个栅极线的交叉处；多个源极驱动器，耦接至该像素阵列的所述多个数据线，以输出多个数据信号给所述多个像素；多个栅极驱动器，耦接至该像素阵列的所述多个栅极线，并输出多个栅极信号到所述多个栅极线；以及一驱动控制电路，耦接至该像素阵列、所述多个源极驱动器与所述多个栅极驱动器，该驱动控制电路检测所述多个栅极线中是否有一缺陷栅极线，以及，当检测到该缺陷栅极线时，该驱动控制电路输出一检测信号至所述多个源极驱动器与所述多个栅极驱动器。所述多个栅极驱动器延迟该缺陷栅极线及之后的其余栅极线的各自的栅极信号输出时间，使得该缺陷栅极线及之后的其余栅极线的各自的开启时间完全不重叠于至少前一条栅极线的一开启时间。
根据本申请另一实施例，提出一种影像显示装置的驱动方法，该影像显示装置包括一像素阵列，以及耦接至该像素阵列的多个源极驱动器与多个栅极驱动器，该驱动方法包括：检测该影像显示装置的多条栅极线中是否有一缺陷栅极线；当检测到该缺陷栅极线时，输出一检测信号至所述多个源极驱动器与所述多个栅极驱动器；由所述多个栅极驱动器延迟该缺陷栅极线及之后的其余栅极线的各自的栅极信号输出时间，使得该缺陷栅极线及之后的其余栅极线的各自的开启时间完全不重叠于至少前一条栅极线的一开启时间。
附图说明
为了对本发明的上述及其它方面有更好的了解，下文特举实施例，并配合附图详细说明如下：
图1显示根据本申请一实施例的影像显示装置的示意图。
图2(现有技术)显示现有技术所导致的2连暗点。
图3显示根据本申请一实施例中，调整栅极线的栅极信号输出时间，以解决2连暗点。
图4(现有技术)显示现有技术所导致的3连暗点。
图5显示根据本申请另一实施例中，调整栅极线的栅极信号输出时间，以解决3连暗点。
附图标记列表
100：影像显示装置110：像素阵列
120_1-120_x：源极驱动器
130_1-130_(y+1)、130_(y+2)：栅极驱动器
140：驱动控制电路141：检测电路
142：存储器143：控制电路
p1-p9：像素
d(x)r、d(x)g、d(x)b：数据线
g(y)、g(y+1)、g(y+2)：栅极线
sw(x)r、sw(x)g、sw(x)b：开关
cnr、cng、cnb：控制信号
com：共同电压de：检测信号
t1-t9：时序
具体实施方式
本说明书的技术用语均参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本公开的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域普通技术人员可选择性地实施任一实施例中的部分或全部的技术特征，或者选择性地将这些实施例中的部分或全部的技术特征加以组合。
现请参照图1，其显示根据本申请一实施例的影像显示装置100的示意图。影像显示装置100包括：像素阵列110、多个源极驱动器(sd)、多个栅极驱动器(gd)与驱动控制电路140。驱动控制电路140包括：检测电路141、存储器142与控制电路143。
像素阵列110包括多个像素、多条数据线与多条栅极线。所述多个像素形成于所述多个数据线与所述多个栅极线的交叉处。如图1所示，像素p1-p9分别形成于所述多个数据线d(x)r、d(x)g、d(x)b，与所述多个栅极线g(y)、g(y+1)、g(y+2)的交叉处，其中，x与y分别为正整数。显示于图1的像素个数、数据线个数与栅极线个数只是用于方便说明，并非用于限制本申请。
所述多个源极驱动器(sourcedriver，sd)120_1-120_x…耦接至像素阵列110的所述多个数据线，以输出数据信号给所述多个像素。例如，源极驱动器120_x可通过数据线d(x)r、d(x)g、d(x)b而分别送出红色数据信号、绿色数据信号与蓝色数据信号给所述多个像素。
所述多个栅极驱动器(gatedriver，gd)130_1-130_(y+1)、130_(y+2)…耦接至像素阵列110的所述多个栅极线，输出多个栅极信号到所述多个栅极线，以决定是否开启所述多个像素。
驱动控制电路140耦接至像素阵列110、所述多个源极驱动器与所述多个栅极驱动器。驱动控制电路140的控制电路143耦接至检测电路141与存储器142。
此外，在本申请一实施例中，像素阵列110还包括多个开关，用以形成多路复用功能。为方便起见，图1只显示出3个开关sw(x)r、sw(x)g、sw(x)b，但应当认为本申请并不受限于此。如图1所示，开关sw(x)r、sw(x)g、sw(x)b分别耦接至数据线d(x)r、d(x)g、d(x)b。开关sw(x)r、sw(x)g、sw(x)b受控于控制信号cnr、cng与cnb。当开关sw(x)r开启时，源极驱动器120_x可将红色数据信号通过数据线d(x)r而送至像素；同样地，当开关sw(x)g开启时，源极驱动器120_x可将绿色数据信号通过数据线d(x)g而送至像素；以及当开关sw(x)b开启时，源极驱动器120_x可将蓝色数据信号通过数据线d(x)b而送至像素。
2连暗点的形成原因及解决方式：
现请参照图2(现有技术)，其显示如果在栅极线g(y+1)上的某一像素(假设是p4)出现缺陷时，所导致的2连暗点，其中，栅极线的预充电时间为1个周期，1个周期代表栅极线的数据写入时间。如图2所示，在时序t1时，由于栅极线g(y)与栅极线g(y+1)为同时开启，且由于所有开关sw(x)r、sw(x)g、sw(x)b均为关闭，故而，连接至缺陷像素p4的数据线d(x)r处于浮接。此时，缺陷像素p4跟共同电压com之间形成短路，使得缺陷像素p4成为暗点，而在时序t1期间内，像素p1(跟缺陷像素p4同样耦接至数据线d(x)r，且位于前一条栅极线g(y)，在此假设扫描方向是从上至下)也会通过处于浮接的数据线d(x)r与缺陷像素p4，而短路于共同电压com，使得像素p1也成为暗点(虽然像素p1的物理结构并没有缺陷)，故而形成2连暗点(像素p1与p4)。
在本申请实施例中，在开机之后，对像素阵列110进行充电(充电时间可能为数个帧(frame，画框))。如果在像素阵列110中存在有缺陷像素，则在相对应的栅极线上，驱动控制电路140的检测电路141可以检测到明显大电流，并将检测结果传送至控制电路143。回应于此检测结果，控制电路143将有大电流的栅极线编号(如g(y+1))记录于存储器142之内。
之后，控制电路143可将检测信号de(其指示有缺陷像素的栅极线编号(如g(y+1))传送至所有源极驱动器与所有栅极驱动器，并由所有源极驱动器与所有栅极驱动器将有缺陷像素的栅极线编号(如g(y+1)储存于所有源极驱动器与所有栅极驱动器的各自的内部存储器内。
请参照图3，其显示根据本申请一实施例中，调整栅极线的栅极信号输出时间，以解决2连暗点，其中，预充电时间的时间长度等于数据写入时间的时间长度，均为1个周期。
当栅极驱动器130_(y+1)要送出栅极信号给栅极线g(y+1)时，由于栅极驱动器130_(y+1)已知栅极线g(y+1)上有至少一个像素有缺陷(但并不知道是哪一个像素有缺陷)，故而，栅极驱动器130_(y+1)延迟栅极线g(y+1)的栅极信号输出时间(至少延迟1个周期，在此以1个周期为例做说明，但应知本申请并不受限于此)，使得栅极线g(y+1)的开启时间完全不重叠于前一条栅极线g(y)的开启时间，如图3所示。亦即，栅极线g(y+1)的栅极信号输出时间(或者说预充电时间)由原本的时序t2延后1个周期至时序t3。经延后之后，栅极线g(y+1)的开启时间完全不重叠于前一条栅极线g(y)的开启时间。故而，当数据线d(x)r处于浮接时，即便是栅极线g(y+1)的缺陷像素(如像素p4)被开启且短路于共同电压com而成为暗点，前一条栅极线g(y)上的所有像素也不会通过栅极线g(y+1)的缺陷像素(如像素p4)而短路于共同电压com，因为此时的前一条栅极线g(y)上的所有像素已被关闭。故而，将不会如同现有技术那样形成2连暗点。
另外，在本申请实施例中，不只是存在缺陷像素的栅极线(称为缺陷栅极线)(如g(y+1))的栅极信号输出时间延后1个周期，在缺陷栅极线后的所有其余栅极线(如g(y+2)等)的栅极信号输出时间亦要延后1个周期，如图3所示。栅极线g(y+2)的栅极信号输出时间(或者说预充电时间)由原本的时序t3延后1个周期至时序t4，其余可依此类推。
此外，在图3的实施例中，由于将缺陷栅极线及之后的其余栅极线的各自的栅极信号输出时间延后，故而，所有的源极驱动器送出数据信号给该缺陷栅极线及其后的所述多个栅极线的时间点也要延后(如1个周期)。在此，可由源极驱动器送出虚拟数据来达成。如图3中，原本所有的源极驱动器要在时序t3至t4之间送出数据信号给栅极线g(y+1)上的所述多个像素，但为解决多连暗点，在时序t3至t4之间，所有源极驱动器可送出虚拟数据给栅极线g(y+1)上的所述多个像素，且在时序t4至t4’之间，所有源极驱动器才送出真正的数据信号给栅极线g(y+1)上的所述多个像素。
3连暗点：
现请参照图4(现有技术)，其显示如果在栅极线g(y+2)上的某一像素(假设是p7)出现缺陷时，所导致的3连暗点，其中，栅极线的预充电时间为2个周期。如图4所示，在时序t5时，由于栅极线g(y)、g(y+1)与栅极线g(y+2)为同时开启，且由于所有开关sw(x)r、sw(x)g、sw(x)b均为关闭，故而，连接至缺陷像素p7的数据线d(x)r处于浮接。此时，缺陷像素p7跟共同电压com之间形成短路，使得缺陷像素p7成为暗点，而在时序t5期间内，像素p1、p4(跟缺陷像素同样耦接至数据线d(x)r，且位于前二条栅极线g(y)与前一条栅极线g(y+1)，在此假设扫描方向是从上至下)也会通过处于浮接的数据线d(x)r与缺陷像素p7，而短路于共同电压com，使得像素p1与p4也成为暗点(虽然像素p1与p4的物理结构并没有缺陷)，故而形成3连暗点。
请参照图5，其显示根据本申请另一实施例中，调整栅极线的栅极信号输出时间，以解决3连暗点，其中，预充电时间的时间长度等于2个周期。
当栅极驱动器130_(y+2)要送出栅极信号给栅极线g(y+2)时，由于栅极驱动器130_(y+2)已知栅极线g(y+2)有至少一个像素有缺陷(但并不知道是哪一个像素有缺陷)，故而，栅极驱动器130_(y+2)延迟栅极线g(y+2)的栅极信号输出时间延后2个周期，使得栅极线g(y+2)的开启时间完全不重叠于前一条栅极线g(y+1)与前二条栅极线g(y)的开启时间，如图5所示。亦即，栅极线g(y+2)的栅极信号输出时间(或者说预充电时间)由原本的时序延后(至少延迟2个周期，在此以2个周期为例做说明，但应知本申请并不受限于此)。经延后之后，栅极线g(y+2)的开启时间完全不重叠于前一条栅极线g(y+1)与前二条栅极线g(y)的开启时间。故而，当数据线d(x)r处于浮接时，即便是栅极线g(y+2)的缺陷像素(如像素p7)被开启且短路于共同电压com，前一条栅极线g(y+1)与前二条栅极线g(y)上的所有像素也不会通过栅极线g(y+2)的缺陷像素(如像素p7)而短路于共同电压com，因为此时的前一条栅极线g(y+1)与前二条栅极线g(y)上的所有像素已被关闭。
另外，在本申请图5的实施例中，不只是存在缺陷像素的缺陷栅极线(如g(y+2))的栅极信号输出时间延后2个周期，在缺陷栅极线后的所有栅极线(如g(y+3)等)(未示出)的栅极信号输出时间亦要延后2个周期，其余可依此类推。
相同地，在图5的实施例中，由于将缺陷栅极线及之后的其余栅极线的各自的栅极信号输出时间延后，故而，所有的源极驱动器送出数据信号给该缺陷栅极线及其后的所述多个栅极线的时间点也要延后2个周期。在此，可由源极驱动器送出虚拟数据来达成。如第5图中，原本所有的源极驱动器要在时序t6至t7之间送出数据信号给栅极线g(y+2)上的所述多个像素，但为解决多连暗点，在时序t6至t8之间，所有源极驱动器可送出虚拟数据给栅极线g(y+2)上的所述多个像素，且在时序t8至t9之间，所有源极驱动器才送出真正的数据信号给栅极线g(y+2)上的所述多个像素。
本申请并不受限于上述2个实施例，在本申请其它可能实施例中，当预充电时间的时间长度为数据写入时间的时间长度的z倍(z为正整数)时(亦即预充电时间为z个周期)，如果有一条栅极线上的某一个像素有缺陷，则为避免多连暗点，将该缺陷栅极线(在本申请中，亦可将有缺陷像素的栅极线称为缺陷栅极线)及之后的所有其余栅极线的各自的栅极信号输出时间均往后延迟z个周期，以使得该缺陷栅极线及之后的其余栅极线的各自的开启时间完全不重叠于前z条栅极线的开启时间。
虽然在图1中，驱动控制电路140独立于源极驱动器与栅极驱动器之外，但在本申请其它可能实施例中，驱动控制电路140亦可整合于源极驱动器及/或栅极驱动器之内，这同样处于本申请的精神范围内。
由上述可知，在本申请上述实施例中，通过检测出缺陷栅极线，并将缺陷栅极线及之后的所有栅极线的各自的栅极信号输出时间延迟，以使得缺陷栅极线及之后的其余栅极线的各自的开启时间完全不重叠于至少前一条栅极线的一开启时间，以解决多连暗点的缺点。
综上所述，虽然本发明已以实施例披露如上，然而其并非用以限定本发明。本发明所属技术领域中的的一般技术人员，在不脱离本发明的精神和范围内，当可对本发明做出各种的变型与改进。因此，本发明的保护范围当视随附的权利要求书所界定的范围为准。