阵列基板及液晶显示面板的制作方法

本发明涉及液晶显示领域，尤其涉及一种阵列基板及液晶显示面板。

背景技术：

液晶显示面板的透过率对液晶显示面板的整体显示性能起着极为重要的作用，透过率越高，液晶显示面板的可显示亮度越高，背光源的亮度就可以做的更低，从而降低产品成本，因此，业内一直都在努力提升液晶显示面板的透过率。

图1为现有技术提供的阵列基板的线路设计示意图，参考图1所示，现有液晶显示面板中的阵列基板包括纵横交叉设置的扫描线100和数据线200，相邻的两条扫描线100和相邻的两条数据线200围合成多个像素区500。在每个像素区500的中心平行于所述扫描线100设置有与扫描线100电连接的存储电容总线300。

但是，数据线200在使用过程中会发生断线，数据线200断线会导致产品良率低下，且断线不容易修正。

技术实现要素：

本发明提供一种阵列基板及液晶显示面板，通过设置靠近数据线的存储电容支线，便于修正数据线断线，提高产品良率。

本发明一方面提供一种阵列基板，包括：扫描线、数据线、存储电容总线、存储电容支线；

多条所述扫描线和多条所述数据线纵横交错设置，且相邻两条所述扫描线和相邻两条数据线之间围成像素区；

所述存储电容总线平行于所述扫描线设置、并横跨所述像素区，且所述存储电容总线与围合成所述像素区的其中一条所述扫描线电连接；

所述存储电容支线沿着所述数据线的方向延伸，且靠近所述数据线设置，所述存储电容支线与所述存储电容总线电连接，且该存储电容支线由导电透明材料制成。

如上所述的阵列基板，所述存储电容支线与所述数据线部分重叠或者完全重叠。

如上所述的阵列基板，所述存储电容支线为导体化后的铟镓锌氧化物igzo。

如上所述的阵列基板，所述像素区显示时具有光配向导致的配向暗纹，至少部分所述扫描线、数据线和存储电容总线与所述配向暗纹部分重叠。

如上所述的阵列基板，所述配向暗纹为万字暗纹，所述万字暗纹包括位于所述像素区边缘位置的左支暗纹和右支暗纹，所述数据线与相邻两个所述像素区的左支暗纹和右支暗纹重叠。

如上所述的阵列基板，所述存储电容支线包括与所述数据线平行的第一段和第二段，所述第一段和第二段分别设置在围合成所述像素区的相邻两条所述数据线的内侧。

如上所述的阵列基板，所述存储电容支线还包括第三段，所述第三段用于连接分别位于一条所述数据线两侧的所述第一段和所述第二段。

如上所述的阵列基板，所述存储电容总线和所述存储电容支线通过导电过孔连接。

如上所述的阵列基板，所述导电过孔设置在所述存储电容总线和所述存储电容支线之间的刻蚀阻挡层上。

本发明提供的阵列基板，通过设置靠近数据线的存储电容支线，便于修正数据线断线，提高产品良率。存储电容支线可以与存储电容总线共同形成存储电容，提高液晶盒的电压保持率。同时，存储电容支线由导电透明材料制成，其不会降低像素的开口率，在同样大小的存储电容的需求下，由于设置了存储电容支线，存储电容总线的宽度可以对应减小，因此存储电容总线的金属遮光面积降低，从而提高了像素的开口率，提高了像素整体的透过率。进一步地，通过使阵列基板上的扫描线、数据线和存储电容总线与部分配向暗纹重合，从而将影响透过率的区域遮蔽，使原先透过率高的区域不受线路的影响，以提高面板的整体透过率。

本发明另一方面还提供一种液晶显示面板，包括：如上所述的阵列基板、与所述阵列基板相对设置的彩膜基板以及夹持在所述阵列基板和所述彩膜基板之间的液晶分子层。

本发明提供的液晶显示面板，通过在阵列基板上设置靠近数据线的存储电容支线，便于修正数据线断线，提高产品良率。存储电容支线可以与存储电容总线共同形成存储电容，提高液晶盒的电压保持率。同时，存储电容支线由导电透明材料制成，其不会降低像素的开口率，在同样大小的存储电容的需求下，由于设置了存储电容支线，存储电容总线的宽度可以对应减小，因此存储电容总线的金属遮光面积降低，从而提高了像素的开口率，提高了像素整体的透过率。进一步地，通过使阵列基板上的扫描线、数据线和存储电容总线与部分配向暗纹重合，从而将影响透过率的区域遮蔽，使原先透过率高的区域不受线路的影响，以提高面板的整体透过率。

附图说明

为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的阵列基板的线路设计示意图；

图2为本发明实施例提供的阵列基板的线路设计示意图。

附图标记：

100-扫描线

200-数据线

300-存储电容总线

400-存储电容支线

41-第一段

42-第二段

43-第三段

500-像素区

600-导电过孔

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，液晶显示面板的垂直配向(verticalalignment，简称va)技术的原理为，在不载入电场的状态下使液晶分子基本垂直于面板面进行配向，载入电场时，液晶分子倾倒，状态发生变化；为控制载入电场时液晶分子的倾倒方向，可以在液晶面板上设计突起和狭缝隙，通过改变它们的形状来实现液晶分子稍微倾斜的状态和稳定的状态。载入电场时，突起和狭缝隙附近的液晶分子首先开始倾倒，然后按照多米诺骨牌效应，随着推倒其它液晶分子。

控制配向方向一般采用摩擦配向或者光配向，摩擦配向会产生静电和颗粒污染的问题，且由于摩擦配向只能在一个水平方向上配向，不适用于需要扩大视角的多象限垂直配向(mutil-domainverticalalignment，简称mva)。光配向是一种非接触式的配向技术，利用线偏振光照射在光敏感的高分子聚合物配向膜上，形成倾角。

uv²a(ultravioletverticalalignment)技术是一种采用紫外线(ultraviolet，简称uv)进行液晶配向的垂直配向(verticalalignment，简称va)的技术。通过导入uv²a技术，可以省去目前在va模式液晶面板中用于控制液晶分子配向的狭缝隙和突起，从而提高液晶面板的开口率。

由于受到tft和cf两侧的光配向和ito边缘电场的双重作用，像素在白态时会出现暗纹。暗纹的形成与配向的区域的多少密切相关，在同一个区域内，液晶分子的初始配向角度时一样的，在加电压后，就可以向着初始配向角度的方向倾倒，但是不同区域的初始配向角度不同。由于液晶存在多米诺骨牌效应，一个液晶向一个方向倾倒，就会拉拽附近的液晶向相同的方向倾倒，两个区域之间的液晶受到两边两个方向倾倒的液晶的拉拽，因此存在一种不平衡，两个区域之间的液晶进入一种紊乱状态，从而形成黑线。

在四象限垂直配向技术中，像素区被划分为四个具有不同配向的象限，因而像素区内部形成的暗纹一般为“卐”字形状或者“卍”字形状，统称配向暗纹，配向暗纹会降低液晶显示面板的透过率。

下面参考附图并结合具体的实施例描述本发明。

实施例一

图2为本发明实施例提供的阵列基板的线路设计示意图，参考图2所示，本发明一方面提供一种阵列基板，包括：扫描线100、数据线200、存储电容总线300、存储电容支线400；多条扫描线100和多条数据线200纵横交错设置，且相邻两条扫描线100和相邻两条数据线200之间围成像素区500；存储电容总线300平行于扫描线100设置、并横跨像素区500，且存储电容总线300与围合成像素区500的其中一条扫描线100电连接；存储电容支线400沿着数据线200的方向延伸，且靠近数据线200设置，存储电容支线400与存储电容总线300电连接，且该存储电容支线400由导电透明材料制成。

其中，数据线200用于进行资料的传输，扫描线100用于作为控制薄膜晶体管tft的开关，扫描线100和数据线200绝缘交叉，扫描线100和数据线200分隔区域形成有像素电极，扫描线100和数据线200的交叉处设置有薄膜晶体管tft。一般地，多条扫描线100平行设置，并沿第一方向延伸；多条数据线200平行设置，并沿第二方向延伸；第一方向和第二方向垂直交叉。

可以理解的是，阵列基板还包括：像素电极，像素电极为覆盖在像素区500内的透明导电薄膜。像素电极的作用是给液晶盒施加电压，为了不影响像素的透过率，像素电极需要采用透明薄膜。

可选地，像素电极为ito薄膜。氧化铟锡(indiumtinoxide，简称ito)是一种n型半导体材料，具有半导体的导电性能。ito薄膜的特性包括较高的导电能力、较强的光再现性和光透过率、较强的化学稳定性、热稳定性、良好的刻蚀均匀性和合适的表面形状。

进一步地，由于液晶盒与tft的漏电流会引起像素电极电压的下降，进而影响液晶显示面板的对比度等显示特性。为了补偿下降的像素电极电压，可以在阵列基板上设置存储电容。存储电容与液晶电容并联，一共同提高液晶盒的电压保持率，tft的负载容量为液晶电容与存储电容之和。

存储电容总线300一般设置为金属层存储电极，存储电容的大小主要取决于存储电极的宽度，但是增大存储电极的宽度，虽然有利于提高电压保持率，但同时也增加了tft的负载容量，且增加了金属遮光面积，会降低像素的开口率。

本实施例中，由于存储电容支线400靠近数据线200设置，当数据线200发生断线时，存储电容支线400的存在使得数据线200的修正成为可能。

此外，本实施例中，通过设置存储电容支线400，存储电容支线400可以与存储电容总线300共同形成存储电容，提高液晶盒的电压保持率。同时，存储电容支线400由导电透明材料制成，其不会降低像素的开口率，在同样大小的存储电容的需求下，由于设置了存储电容支线400，存储电容总线300的宽度可以对应减小，因此存储电容总线300的金属遮光面积降低，从而提高了像素的开口率，提高了像素整体的透过率。

优选地，存储电容支线400为导体化后的铟镓锌氧化物igzo。igzo材料是以氧化锌材料为基质，在其中掺入铟和镓这两种过渡族金属元素组成的半导体氧化物。igzo薄膜材料对于可见光几乎是透明的，因此，其对像素的开口率无影响。在阵列基板的制造工艺中，钝化层pas形成时，充入氢气，可以方便地使igzo由半导体变成导体，从而提高存储电容支线400的导电性能。其中，作为存储电容支线400的igzo的线幅为4-6μm。

可选地，存储电容支线400与数据线200部分重叠或者完全重叠。存储电容支线400不仅可以抑制透过率低下的问题，也可以提高产品良率。

在上述实施例的基础上，像素区500显示时具有光配向导致的配向暗纹，至少部分扫描线100、数据线200和存储电容总线300与配向暗纹部分重叠。本实施例的设计思路为，使得阵列基板上的扫描线100、数据线200和存储电容总线300与配向暗纹的部分区域重叠，从而使得阵列基板上的线路将影响透过率的配向暗纹部分遮挡，同时不影响原先透过率较高的区域，从而提高液晶显示面板整体的透过率。

可以理解的是，由于存储电容支线400由导电透明材料制成，其不会降低像素的开口率，因此，存储电容支线400的位置应当设置在配向暗纹以外的区域。

其中，配向暗纹为万字纹，万字纹包括位于像素中央位置的十字形暗纹主体，和位于像素边缘位置的沿顺时针方向排列的上支暗纹、右支暗纹、下支暗纹和左支暗纹。

可选地，可设置扫描线100和存储电容总线300分别与相邻两个像素区500的上支暗纹和下支暗纹重叠，并且，数据线200与相邻两个像素区500的右支暗纹和左支暗纹重叠。整体上看，每一个像素区内的上支暗纹和下支暗纹均被扫描线100和存储电容总线300遮蔽，每一个像素区内的右支暗纹和左支暗纹均被数据线200遮蔽。因此，可有效提高像素的透过率。

在一种较佳的实施例中，继续参考图2所示，数据线200弯折设置，数据线200与相邻两个像素区500的右支暗纹和左支暗纹重叠，换而言之，相邻的两条数据线200分别与同一个像素区500的万字暗纹的右支暗纹和左支暗纹重叠。在一个像素区内，数据线200的设计为z形折线，z形的两条平行边中的其中一条用于与右支暗纹或左支暗纹重叠。

存储电容支线400的具体结构形式有多种，在上述实施例中数据线200的结构设置的基础上，本实施例中，存储电容支线400包括与数据线200平行的第一段41和第二段42，第一段41和第二段42分别设置在围合成像素区500的相邻两条数据线200的内侧。

进一步地，存储电容支线400还包括第三段43，第三段43用于连接分别位于一条数据线200两侧的第一段41和第二段42。此时，参考图2所示，存储电容支线400整体呈“z”型。存储电容支线400的面积越大，其可以分担的存储电容越高，则存储电容总线300的金属层遮光面积可以相应降低，从而可有效提高像素整体的透过率。

可选地，第三段43与存储电容总线300完全重叠或者部分重叠。第三段43与存储电容总线300重叠时，方便连接存储电容总线300和存储电容支线400。

本实施例中，存储电容总线300和存储电容支线400通过导电过孔600连接。导电过孔600也称为接触孔，导电过孔600设置在存储电容总线300和存储电容支线400之间的刻蚀阻挡层上。

本发明实施例提供的阵列基板，通过设置靠近数据线的存储电容支线，便于修正数据线断线。存储电容支线可以与存储电容总线共同形成存储电容，提高液晶盒的电压保持率。同时，存储电容支线由导电透明材料制成，其不会降低像素的开口率，在同样大小的存储电容的需求下，由于设置了存储电容支线，存储电容总线的宽度可以对应减小，因此存储电容总线的金属遮光面积降低，从而提高了像素的开口率，提高了像素整体的透过率。进一步地，通过使阵列基板上的扫描线、数据线和存储电容总线与部分配向暗纹重合，从而将影响透过率的区域遮蔽，使原先透过率高的区域不受线路的影响，以提高面板的整体透过率。

实施例二

本发明实施例还提供一种液晶显示面板，包括：如上实施例所述的阵列基板、与所述阵列基板相对设置的彩膜基板以及夹持在所述阵列基板和所述彩膜基板之间的液晶分子层。

液晶显示面板的通常结构包括从上至下依次设置的偏光板、彩色滤光片基板、液晶层、阵列基板和偏光板。其中，偏光板的作用是控制背光源的光只让特定方向的光线通过，过滤掉其它方向的光线。经过偏光板处理后的光线，经过液晶分子的扭转作用，可以控制射出显示屏的光线亮度，从而控制射出显示屏的光线亮度，从而控制薄膜晶体管液晶显示屏画面的亮暗程度。控制液晶扭转的是加在液晶上的像素电压，阵列基板上集成着tft开关阵列，像素点可以通过tft开关阵列进行精确控制。在彩色滤光片基板上，一个像素分割为红色r、绿色g、蓝色b三个子像素，起光阀作用的液晶对透过彩色滤光片基板的rgb三原色的光亮进行调节，可以得到所需的彩色显示。

其中，阵列基板包括：扫描线100、数据线200、存储电容总线300、存储电容支线400；多条扫描线100和多条数据线200纵横交错设置，且相邻两条扫描线100和相邻两条数据线200之间围成像素区500；存储电容总线300平行于扫描线100设置、并横跨像素区500，且存储电容总线300与围合成像素区500的其中一条扫描线100电连接；存储电容支线400沿着数据线200的方向延伸，且靠近数据线200设置，存储电容支线400与存储电容总线300电连接，且该存储电容支线400由导电透明材料制成。

优选地，存储电容支线400为导体化后的铟镓锌氧化物igzo。

可选地，存储电容支线400与数据线200部分重叠或者完全重叠。

像素区500显示时具有光配向导致的配向暗纹，至少部分扫描线100、数据线200和存储电容总线300与配向暗纹部分重叠。

进一步地，配向暗纹为万字暗纹，万字暗纹包括位于所述像素区500边缘位置的左支暗纹和右支暗纹，数据线200与相邻两个像素区的左支暗纹和右支暗纹重叠。

存储电容支线400包括与数据线200平行的第一段41和第二段42，第一段41和第二段42分别设置在围合成像素区500的相邻两条数据线200的内侧。

进一步地，存储电容支线400还包括第三段43，第三段43用于连接分别位于一条数据线200两侧的第一段41和第二段42。

具体地，存储电容总线300和存储电容支线400通过导电过孔600连接。

导电过孔600设置在存储电容总线300和存储电容支线400之间的刻蚀阻挡层上。

本发明实施例提供的液晶显示面板，通过在阵列基板上设置靠近数据线的存储电容支线，便于修正数据线断线，提高产品良率。存储电容支线可以与存储电容总线共同形成存储电容，提高液晶盒的电压保持率。同时，存储电容支线由导电透明材料制成，其不会降低像素的开口率，在同样大小的存储电容的需求下，由于设置了存储电容支线，存储电容总线的宽度可以对应减小，因此存储电容总线的金属遮光面积降低，从而提高了像素的开口率，提高了像素整体的透过率。进一步地，通过使阵列基板上的扫描线、数据线和存储电容总线与部分配向暗纹重合，从而将影响透过率的区域遮蔽，使原先透过率高的区域不受线路的影响，以提高面板的整体透过率。

在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。