一种阵列基板母板及显示面板母板的制作方法

本发明涉及显示技术领域，尤其涉及一种阵列基板母板及显示面板母板。

背景技术：

目前，显示面板母板在制作过程中，常会产生静电积累问题。例如，显示面板母板的制作过程需涉及到显微镜抽检等作业，存在工作人员多次取出、放入以及搬送等操作，而人身体的瞬间静电可达到上万伏，因而在此过程中会产生静电积累问题。又例如，在减薄(slim)工艺或切割(stickcut、groupcut或cellcut)工艺中，同样存在人员手动搬送、分屏等操作，因而在此过程中也会产生静电积累问题。

由于静电积累过大后，esd(electro-staticdischarge，静电释放)对显示面板的伤害极大例如会导致保护电路被烧伤或出现短路(short)问题，从而会导致et(electricaltest，电学测试)点灯时出现ad(abnormaldisplay，异常显示)不良，影响了显示面板的品质。

技术实现要素：

本发明的实施例提供一种阵列基板母板及显示面板母板，可改善阵列基板母板制作过程中的静电积累过大问题。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种阵列基板母板，包括：多个阵列基板；每个所述阵列基板包括电学测试区，所述电学测试区设置有第一导电端子；所述阵列基板母板还包括：连接线；所述连接线与所述多个阵列基板的所述电学测试区的所述第一导电端子电连接，以将所述多个阵列基板电连接在一起。

在一些实施例中，每行所述阵列基板通过一条所述连接线电连接在一起；和/或，每列所述阵列基板通过一条所述连接线电连接在一起。

在一些实施例中，所述连接线包括第一连接线和第二连接线；所述多个阵列基板划分为多个显示单元，每个所述显示单元包括至少两个所述阵列基板，每个所述显示单元具有一个组电学测试区，所述组电学测试区设置有第二导电端子，所述显示单元中每个所述阵列基板的电学测试区的所述第一导电端子通过所述第一连接线与所述组电学测试区的所述第二导电端子电连接；所述第二连接线与各个所述组电学测试区的第二导电端子电连接。

在一些实施例中，每个所述显示单元包括m行n列个所述阵列基板；其中，m，n为正整数，m小于所述阵列基板母板中所述阵列基板的行数，n小于所述阵列基板母板中所述阵列基板的列数。

在一些实施例中，位于同一行所述显示单元中的所述组电学测试区的所述第二导电端子与一条所述第二连接线电连接；和/或，位于同一列所述显示单元中的所述组电学测试区的所述第二导电端子与一条所述第二连接线电连接。

在一些实施例中，每个所述显示单元包括至少一列所述阵列基板。

在一些实施例中，相邻行所述阵列基板之间设置一条所述第二连接线，所述第二连接线与每个所述组电学测试区的第二导电端子均电连接。

在一些实施例中，所述连接线与所述阵列基板上的任一导电图案同层同材料。

在一些实施例中，每条所述连接线包括多条子连接线，所述子连接线的一端与至少一个所述第一导电端子电连接。

另一方面，提供一种显示面板母板，包括上述的阵列基板母板。

本发明实施例提供一种阵列基板母板及显示面板母板，由于阵列基板母板包括多个阵列基板和连接线，连接线将阵列基板母板上的多个阵列基板电连接在一起，因而当某一位置产生静电时，可以通过连接线将静电导出，静电在流通过程中，该位置处积累的静电会被释放，同时通过不同位置分担，从而减少了该位置处的静电，改善了静电积累较大的问题，避免静电释放导致产品损坏，提高了产品良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为本发明实施例提供的一种阵列基板母板的结构示意图一；

图1b为本发明实施例提供的一种阵列基板母板的结构示意图二；

图1c为本发明实施例提供的一种阵列基板母板的结构示意图三；

图2a为本发明实施例提供的一种阵列基板母板的结构示意图四；

图2b为本发明实施例提供的一种阵列基板母板的结构示意图五；

图2c为本发明实施例提供的一种阵列基板母板的结构示意图六；

图3a为本发明实施例提供的一种阵列基板母板的结构示意图七；

图3b为本发明实施例提供的一种阵列基板母板的结构示意图八。

附图标记：

01-显示单元；10-阵列基板；20-电学测试区；30-连接线；3011-子连接线；301-第一连接线；302-第二连接线；40-组电学测试区。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板母板，如图1a和图1b所示，包括：多个阵列基板(cell，也称array基板)10；每个阵列基板10包括电学测试区(electricaltestpad，简称etpad)20，电学测试区20设置有第一导电端子(pin)。本发明实施例附图中均未示意出电学测试区20的第一导电端子。

阵列基板母板还包括：连接线30；连接线30与多个阵列基板10的电学测试区20的第一导电端子电连接，以将多个阵列基板10电连接在一起。

阵列基板包括对盒区域和位于对盒区域一侧的电学测试区20，对盒区域用于与对盒基板如彩膜基板对盒，电学测试区20用于设置集成电路(integratedcircuit，简称ic)、阵列基板上走线的导电端子等。

此外，对于阵列基板母板包括的阵列基板的个数不进行限定，可以根据阵列基板母板的尺寸和阵列基板的尺寸进行相应设置。

此处，对于连接线30在阵列基板母板上的设置方式不进行限定，以能将多个阵列基板10电连接在一起为准。由于连接线30将多个阵列基板10电连接在一起，因而连接线30可以形成回路。

对于连接线30，在一些实施例中，如图1a和图1b所示，连接线30为单独的一条，即连接线30包括一条子连接线。在另一些实施例中，如图1c所示，每条连接线30包括多条子连接线3011，每条子连接线3011的一端与至少一个第一导电端子电连接。这样一来，每条连接线30的一端就可以与多个第一导电端子电连接，从而可以释放多个第一导电端子上的静电。此外，每条连接线30中的多条子连接线3011可以相互接触，也可以不接触，对此不进行限定。

在此基础上，每个电学测试区20包括多个第一导电端子，一条子连接线3011的一个端可以与一个电学测试区20中的任一个第一导电端子电连接；也可以与一个电学测试区20中的两个或两个以上第一导电端子电连接。

基于上述，在选择与连接线30电连接的第一导电端子时，可以优先选择静电导致失效风险较大的第一导电端子或相对比较重要的第一导电端子与连接线30电连接。

在一些实施例中，连接线30与阵列基板10上的任一导电图案同层同材料，例如连接线30与阵列基板10上的数据线同层同材料，又例如连接线30与阵列基板10上的栅线或电极如ito(indiumtinoxides，氧化铟锡)电极同层同材料，这样在制作阵列基板10上的导电图案的同时可以制作连接线30，从而简化了阵列基板母板的制作工艺。在另一些实施例中，连接线30可以单独制作，不与阵列基板10上的任一导电图案同层制作。此外，可以采用涂布光刻胶、掩膜曝光、显影以及刻蚀工艺形成连接线30。

需要说明的是，显示面板母板制作完成后，需要对显示面板母板中的显示面板进行et时的点灯作业，以检测每个显示面板的电路、走线等是否正常。由于在电学测试前会将显示面板母板切割成多个显示面板，切割时连接线30会被切断，因而不会影响显示面板et时的点灯作业。

本发明实施例提供一种阵列基板母板，由于阵列基板母板包括多个阵列基板10和连接线30，连接线30将阵列基板母板上的多个阵列基板10电连接在一起，因而当某一位置产生静电时，可以通过连接线30将静电导出，静电在流通过程中，该位置处积累的静电会被释放，同时通过不同位置分担，从而减少了该位置处的静电，改善了静电积累较大的问题，避免静电释放导致产品损坏，提高了产品良率。

对显示面板母板中的多个显示面板进行et点灯时，可以将显示面板母板切割成一个一个的显示面板，对每个显示面板分别进行et点灯，即采用cellet方式检测显示面板；也可以将显示面板母板切割为多组显示面板，对每组显示面板分别进行et点灯，即采用groupet方式检测显示面板；当然还可以将显示面板母板切割为多排，对每排显示面板分别进行et点灯，即采用sticket方式检测显示面板。基于此，在设计连接线30时，可以根据显示面板母板的切割方式和et点灯方式来设计连接线30的设置方式。第一种方式：在一些实施例中，如图1a和图1b所示，每行阵列基板10通过一条连接线30电连接在一起。

在这种情况下，相邻行阵列基板10可以通过一条连接线30电连接在一起；相邻行阵列基板10也可以如图1a和图1b所示通过多条连接线30电连接在一起。

需要说明的是，当每行阵列基板10通过一条连接线30电连接在一起，显示面板母板制作完成后，在切割时，可以先沿行将显示面板母板切割成多排显示面板，再将每排显示面板切割成一个一个的显示面板，也即先进行stickcut，再进行cellcut。此时，可以对每个显示面板分别进行et点灯，即采用cellet方式检测每个显示面板。

在另一些实施例中，如图1a所示，每列阵列基板10通过一条连接线30电连接在一起。

在这种情况下，相邻列阵列基板10可以通过一条连接线30电连接在一起；相邻列阵列基板10也可以通过多条连接线30电连接在一起。

需要说明的是，当每列阵列基板10通过一条连接线30电连接在一起，显示面板母板制作完成后，在切割时，可以先沿列将显示面板母板切割成多排显示面板，再将每排显示面板切割成一个一个的显示面板，也即先进行stickcut，再进行cellcut。此时，可以对每个显示面板分别进行et点灯，即采用cellet方式检测每个显示面板。

考虑到，如图1b所示，若每行阵列基板10通过一条连接线30电连接在一起，每两列阵列基板通过一条连接线30电连接在一起，若沿该两列阵列基板的中间位置切割(如图1b中虚线所示)，则有一列阵列基板由于没有通过连接线30连接在一起，因而该列阵列基板中任一阵列基板10产生的静电便不能通过连接线30释放。同理，若每列阵列基板10通过一条连接线30电连接在一起，每两行或多行阵列基板通过一条连接线30电连接在一起，在切割时存在上述同样的问题。

基于上述，本发明实施例优选的，如图1a所示，每行阵列基板10通过一条连接线30电连接在一起，且每列阵列基板10通过一条连接线30电连接在一起。这样一来，沿任意一行或任意一列切割显示面板母板，都可以使阵列基板母板上任一个阵列基板10产生的静电被释放掉。

第二种方式：如图2a、图2b、图2c、图3a和图3b所示，连接线30包括第一连接线301和第二连接线302；多个阵列基板10划分为多个显示单元01，每个显示单元01包括至少两个阵列基板10，每个显示单元01具有一个组电学测试区40，组电学测试区40设置有第二导电端子，每个显示单元01中每个阵列基板10的电学测试区20的第一导电端子通过第一连接线301与组电学测试区40的第二导电端子电连接；第二连接线302与各个组电学测试区40的第二导电端子电连接。

其中，对于每个显示单元01包括的阵列基板10的个数不进行限定，可以包括两个阵列基板10；也可以包括两个以上多个阵列基板10。

此处，可以通过一条第一连接线301或多条第一连接线301将每个阵列基板10的电学测试区20的第一导电端子与组电学测试区40的第二导电端子电连接。参考图2a和图2b，对于一个显示单元01，图2b中第一连接线301的条数多于图2a第一连接线301的条数，由于图2b中一个显示单元01中每个阵列基板10的电学测试区20的第一导电端子通过多条第一连接线301与组电学测试区40的第二导电端子电连接，因而当某一条第一连接线301损坏时，可以通过其它第一连接线301传输信号，从而提高了每个阵列基板10的电学测试区20的第一导电端子与组电学测试区40的第二导电端子电连接的可靠性。

需要说明的是，设置组电学测试区40的目的是通过对组电学测试区40进行et点灯以判断每个显示单元01中多个阵列基板10是否有ad不良，由于对每个显示单元01检测时，可以同时对多个阵列基板10进行检测，因而相对于对多个阵列基板10分别检测，可以提高检测效率。

对于显示单元01中多个阵列基板10的排列方式不进行限定，以下提供两种具体的实施例。

实施例一：如图2b、图2b和图2c所示，每个显示单元01包括m行n列个阵列基板10；其中，m，n为正整数，m小于阵列基板母板中阵列基板10的行数，n小于阵列基板母板中阵列基板10的列数。

在一些实施例中，各个显示单元01中阵列基板10的排列方式相同。在另一些实施例中。各个显示单元01中阵列基板10的排列方式不完全相同。为了便于切割以及便于设计第二连接线302，以使第二连接线302与多个组电学测试区40的第二导电端子电连接，因而本发明实施例优选的，各个显示单元01中阵列基板10的排列方式相同。

此处，对于m，n不进行限定，示例的，m为2，n为2；或者，m为3，n为2。

在每个显示单元01包括m行n列个阵列基板10的情况下，对于第二连接线302的设置方式不进行限定，以能与各个组电学测试区40的第二导电端子电连接为准。在一些实施例中，如图2a、图2b和图2c所示，位于同一行显示单元01中的组电学测试区40的第二导电端子与一条第二连接线302电连接。在这种情况下，可以如图2c所示，相邻行显示单元01中的组电学测试区40的第二导电端子通过一条第二连接线302电连接在一起；也可以如图2a和图2b所示，相邻行显示单元01中的组电学测试区40的第二导电端子通过两条或两条以上第二连接线302电连接在一起。

在另一些实施例中，如图2a、图2b和图2c所示，位于同一列显示单元01中的组电学测试区40的第二导电端子与一条第二连接线302电连接。在这种情况下，相邻列显示单元01中的组电学测试区40的第二导电端子可以通过一条第二连接线302电连接在一起；也可以通过两条或两条以上多条第二连接线302电连接在一起。

考虑到，如图2c所示，若位于同一行显示单元01中的组电学测试区40的第二导电端子与一条第二连接线302电连接，相邻行显示单元01中的组电学测试区40的第二导电端子通过一条第二连接线302电连接在一起，若沿相邻列显示单元01的中间位置切割(如图2c中虚线所示)，则有的列显示单元01的组电学测试区40由于没有通过连接线30连接在一起，因而这列显示单元01中任一个显示单元01产生的静电便不能通过第二连接线302释放。同理，若位于同一列显示单元01中的组电学测试区40的第二导电端子与一条第二连接线302电连接，相邻列显示单元01中的组电学测试区40的第二导电端子通过一条第二连接线302电连接在一起，在切割时存在上述同样的问题。基于此，本发明实施例优选的，位于同一行显示单元01中的组电学测试区40的第二导电端子与一条第二连接线302电连接，且位于同一列显示单元01中的组电学测试区40的第二导电端子与一条第二连接线302电连接。

需要说明的是，在显示面板母板制作完成后，可以将显示面板母板先切割成多个显示单元01，再将每个显示单元01切割成一个一个的显示面板，也即先进行groupcut，再进行cellcut。由于每个显示单元01具有一个组电学测试区40，因而可以对组电学测试区40进行et点灯以判断显示单元01中多个阵列基板10是否有ad不良，即采用groupet方式检测每个显示面板。

本领域技术人员应该明白，由于在对显示单元中的组电学测试区40进行et点灯前，会先将显示面板母板先切割成多个显示单元01，此时与各个组电学测试区40的第二导电端子电连接的第二连接线302会被切断，因而不会影响各个显示单元01的et点灯作业。

实施例二：如图3a和图3b所示，每个显示单元01包括至少一列阵列基板10。

此处，每个显示单元01可以包括一列阵列基板10；也可以包括两列或两列以上阵列基板10。

在每个显示单元01包括至少一列阵列基板10的情况下，相邻显示单元01中组电学测试区40的第二导电端子可以如图3b所示通过一条第二连接线302连接在一起；也可以如图3a所示通过多条第二连接线302连接在一起。

若设置的第二连接线302的数量较少，则静电有可能不能快速释放，基于此，本发明实施例优选的，相邻行阵列基板10之间设置一条第二连接线302，第二连接线302与每个组电学测试区40的第二导电端子均电连接。这种设置方式，可以使得设置的第二连接线302的数量最多，能更快地释放静电。

需要说明的是，在每个显示单元01包括至少一列阵列基板10的情况下，在显示面板母板制作完成后，可以将显示面板母板先切割成多个显示单元01，再将每个显示单元01切割成一个一个的显示面板，也即先进行stickcut，再进行cellcut。由于每个显示单元01具有一个组电学测试区40，因而可以对组电学测试区40进行et点灯以判断显示单元01中多个阵列基板10是否有ad不良，即采用sticket方式检测每个显示面板。

本领域技术人员应该明白，由于在对显示单元中的组电学测试区40进行et点灯前，会先将显示面板母板先切割成多个显示单元01，此时与各个组电学测试区40的第二导电端子电连接的第二连接线302会被切断，因而不会影响各个显示单元01的et点灯。

本发明实施例中连接线30的设置方式包括但不限于上述第一种方式和第二种方式。

本发明实施例提供一种显示面板母板，包括上述的阵列基板母板。

此处，对于显示面板母板的类型不进行限定，在一些实施例中，显示面板母板为液晶显示面板(liquidcrystaldisplay，简称lcd)；在另一些实施例中，显示面板母板为自发光显示面板，例如有机电致发光显示面板(organiclight-emittingdiode，简称oled)或量子点电致发光显示面板(quantumdotlight-emittingdisplay，简称qled)。

在显示面板母板为液晶显示面板的情况下，显示面板母板包括阵列基板母板、对盒基板母板如彩膜基板母板以及设置在阵列基板母板和对盒基板母板之间的液晶层。在显示面板母板为自发光显示面板的情况下，显示面板母板包括阵列基板母板和用于封装阵列基板母板的封装层。

本发明实施例提供一种显示面板母板，由于显示面板母板中阵列基板母板包括多个阵列基板10和连接线30，连接线30将阵列基板母板上的多个阵列基板10电连接在一起，因而当某一位置产生静电时，可以通过连接线30将静电导出，静电在流通过程中，该位置处积累的静电会被释放，同时可通过不同位置分担，从而减少了该位置处的静电，改善了静电积累较大的问题，避免静电释放导致产品损坏，提高了产品良率。

在此基础上，在显示面板母板为自发光显示面板的情况下，静电积累过大，可能会导致封装如frit封装信赖性失效，本发明实施例由于可以降低显示面板母板的静电积累，因而还可以降低封装信赖性失效的风险。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。