阵列基板和液晶显示面板的制作方法

本发明涉及液晶显示的技术领域，特别是涉及一种阵列基板和液晶显示面板。

背景技术：

液晶显示装置(liquidcrystaldisplay，lcd)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(pda)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。

液晶显示装置通常包括壳体、设于壳体内的液晶显示面板及设于壳体内的背光模组。

传统的液晶显示面板由彩色滤光片基板(colorfilter，cf)、薄膜晶体管阵列基板(thinfilmtransistorarraysubstrate，tftarraysubstrate)以及填充于两基板间的液晶层(liquidcrystallayer)所构成。传统的液晶显示装置实现彩色显示的做法是使用涂布了红色、绿色、蓝色等彩色色阻的彩色滤光片来过滤背光模组提供的单色光(通常为白光)。通常设置红、绿、蓝三个子像素构成一个像素，由于彩色光阻的滤光性，彩色滤光片只能允许1/3的光透过，极大的损失了液晶显示面板的透光率。

另一种实现彩色显示的方法是去除液晶显示面板中的彩色滤光片，而使用场序显示模式(fieldsequentialcolor，fsc)的背光模组。场序模式的背光模组一般由红、绿、蓝三组led背光源组成，背光源发出的光按照时间顺序依次循坏切换红、绿、蓝三种颜色光；与此同时，对应的像素通过液晶实现透光率的变化，利用人眼视网膜的停留效应，将颜色按照时间混合，从而实现彩色显示。场序显示不需要使用彩色滤光片，可以实现高透光率的显示，同时彩色直接由背光源合成，色纯度会更高，但是，场序显示模式的频率会比传统的液晶显示模式至少快3倍，所以对液晶分子的响应速度要求非常高。

液晶显示面板的响应时间由上升时间和下降时间组成，上升时间指的是液晶显示面板完成由黑态显示转变为白态显示这一过程液晶偏转所需的时间，下降时间指的是液晶显示面板完成由白态显示转变为黑态显示这一过程液晶偏转所需的时间，现有液晶显示面板的响应时间一般为15-25ms。其中，上升时间公式为：τrise＝γ1/[δε·e²/4π－k1·π²/d²－k2·π²/l²]；下降时间公式为：τdecay＝γ1/[k1·π²/d²+k2·π²/l²]。其中，γ1为液晶的黏滞系数，δε为介电异向常数，e为电场强度，k1及k2为弹性系数，d为液晶层厚度，l为两相临不偏转液晶的间距。由上述公式可以得到l越小则上升时间越长，下降时间越小，因为l越小，边缘电场e也会越强，实际上上升时间也会减小。总的来说，l减小则响应时间也会减小。

而l则与像素分支电极的宽度和像素分支电极之间的间隙的宽度有关。但是，要想获得更窄的像素分支电极和更窄的像素分支电极之间的间隙，在现有的制程工艺中非常困难，这对于黄光制程技术是一大挑战，目前的制程技术可将像素分支电极之间的间隙做到3μm，要想进一步缩小像素分支电极之间的间隙非常困难，所以现有的液晶显示面板要想通过缩小像素分支电极之间的间隙来达到减少下降时间也是很困难的。

技术实现要素：

为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板和液晶显示面板，以解决现有技术中因黄光曝光制程限制，使像素电极之间的间隙较大，导致响应时间较长的问题。

本发明的目的通过下述技术方案实现：

本发明提供一种阵列基板，包括设置在该阵列基板上的多条扫描线和多条数据线，该阵列基板上由多条该扫描线和多条该数据线相互绝缘交叉限定形成多个像素单元，该阵列基板上还设有公共电极，每个像素单元内设有第一像素电极和第二像素电极，该第一像素电极和该第二像素电极位于不同层，该第一像素电极与该第二像素电极之间通过绝缘层间隔开，该第一像素电极包括第一主干电极和多个第一分支电极，多个该第一分支电极均与该第一主干电极导电连接，该第二像素电极包括第二主干电极和多个第二分支电极，多个该第二分支电极均与该第二主干电极导电连接，多个该第一分支电极与多个该第二分支电极在阵列基板的投影方向上相互交替排列。

进一步地，每个像素单元内还设有一个薄膜晶体管，该第一像素电极和该第二像素电极均通过该薄膜晶体管与该像素单元相对应的该扫描线和该数据线连接。

进一步地，每个像素单元内还设有第一薄膜晶体管和第二薄膜晶体管，该第一像素电极通过该第一薄膜晶体管与该像素单元左右相邻的两条该数据线中的其中之一连接，该第二像素电极通过该第二薄膜晶体管与该像素单元左右相邻的两条该数据线中的其中另一条连接，该第一薄膜晶体管的控制端和该第二薄膜晶体管的控制端均与同一条该扫描线连接。

进一步地，该第一主干电极和该第二主干电极重叠设置，该第一主干电极的左右两侧均设有多个该第一分支电极，该第二主干电极的左右两侧均设有多个该第二分支电极。

进一步地，该第一主干电极左右两侧的多个该第一分支电极沿该第一主干电极左右对称，该第二主干电极左右两侧的多个该第二分支电极沿该第二主干电极左右对称；或该第一主干电极左右两侧的多个该第一分支电极沿该第一主干电极上下错位排布，该第二主干电极左右两侧的多个该第二分支电极沿该第二主干电极上下错位排布。

进一步地，该第一主干电极与该第二主干电极在该像素单元内相互交替排列，多个该第一分支电极和多个该第二分支电极均设置在该第一主干电极与该第二主干电极之间。

进一步地，该第一主干电极为两个，两个该第一主干电极之间设有一个该第二主干电极，该第二主干电极的左右两侧均连接设有多个该第二分支电极，每个第一主干电极在朝向该第二主干电极的一侧连接设有多个该第一分支电极。

进一步地，该第一主干电极和该第二主干电极的数量各为两个，两个该第一主干电极之间设有一个该第二主干电极，两个该第二主干电极之间设有一个该第一主干电极，位于两个该第一主干电极之间的第二主干电极的左右两侧均连接设有多个该第二分支电极，位于两个该第二主干电极之间的第一主干电极的左右两侧均连接设有多个该第一分支电极，位于最外侧的第一主干电极在朝向该第二主干电极的一侧连接设有多个该第一分支电极，位于最外侧的第二主干电极在朝向该第一主干电极的一侧连接设有多个该第二分支电极。

进一步地，多个该第一分支电极在远离该第一主干电极的一端的宽度逐渐减小，多个该第二分支电极在远离该第二主干电极的一端的宽度逐渐减小。

本发明还提供一种液晶显示面板，该液晶显示面板包括如上所述的阵列基板、与该阵列基板相对设置的对置基板和该阵列基板与该对置基板之间的液晶层。

本发明有益效果在于：通过将第一像素电极和第二像素电极位于不同层，第一像素电极与第二像素电极之间通过绝缘层间隔开，第一像素电极包括第一主干电极和多个第一分支电极，多个第一分支电极均与第一主干电极导电连接，第二像素电极包括第二主干电极和多个第二分支电极，多个第二分支电极均与第二主干电极导电连接，使多个第一分支电极与多个第二分支电极在阵列基板的投影方向上相互交替排列。可以解决黄光曝光制程的限制，将像素电极之间的间隙做得较小，使响应时间大大减小。

附图说明

图1是本发明中液晶显示面板在黑态的截面结构示意图；

图2是本发明中液晶显示面板在白态的截面结构示意图；

图3是本发明实施例一中阵列基板的电路结构示意图；

图4是本发明实施例一中一个像素单元的平面结构示意图；

图5是本发明实施例一中第一像素电极的平面结构示意图；

图6是本发明实施例一中第二像素电极的平面结构示意图；

图7是本发明实施例二中一个像素单元的平面结构示意图；

图8是本发明实施例三中阵列基板的电路结构示意图；

图9是本发明实施例三中一个像素单元的平面结构示意图；

图10是本发明实施例四中阵列基板的电路结构示意图；

图11是本发明实施例四中一个像素单元的平面结构示意图；

图12是本发明实施例五中一个像素单元的平面结构示意图；

图13是本发明实施例六中阵列基板的电路结构示意图；

图14是本发明实施例六中一个像素单元的平面结构示意图；

图15是本发明实施例七中一个像素单元的平面结构示意图；

图16是本发明实施例八中一个像素单元的平面结构示意图；

图17是本发明实施例九中一个像素单元的平面结构示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板和液晶显示面板的具体实施方式、结构、特征及其功效，详细说明如下：

[实施例一]

图1是本发明中液晶显示面板在黑态的截面结构示意图，图2是本发明中液晶显示面板在白态的截面结构示意图，图3是本发明实施例一中阵列基板的电路结构示意图，图4是本发明实施例一中一个像素单元的平面结构示意图，图5是本发明实施例一中第一像素电极的平面结构示意图，图6是本发明实施例一中第二像素电极的平面结构示意图。请参照图1至图6，本发明实施例一提供的一种阵列基板，包括设置在阵列基板10上的多条扫描线11和多条数据线12，阵列基板10上由多条扫描线11和多条数据线12相互绝缘交叉限定形成多个像素单元p，阵列基板10上还设有整面分布的公共电极14，每个像素单元p内设有第一像素电极16和第二像素电极17，第一像素电极16和第二像素电极17位于不同层，第一像素电极16与第二像素电极17之间通过绝缘层15间隔开，第一像素电极16包括第一主干电极161和多个第一分支电极162，多个第一分支电极162均与第一主干电极161垂直并且导电连接，第二像素电极17包括第二主干电极171和多个第二分支电极172，多个第二分支电极172均与第二主干电极171垂直并且导电连接，多个第一分支电极162与多个第二分支电极172在阵列基板的投影方向上相互交替排列。

具体地，第一像素电极16和第二像素电极17由不同的透明导电层分别经刻蚀图案化形成，先由一层透明导电层并刻蚀图案化形成第一像素电极16，在第一像素电极16上覆盖绝缘层15，再覆盖另一层透明导电层并刻蚀图案化形成第二像素电极17。第一像素电极16和第二像素电极17均为梳状电极，第一像素电极16的第一分支电极162与第二像素电极17的狭缝相对应，第二像素电极17的第二分支电极172与第一像素电极16的狭缝相对应。请参照图1和图4，经黄光曝光制程制作的第一像素电极16和第二像素电极17的狭缝的宽度均为h2，第一分支电极162和第二分支电极172之间的间隙的宽度为h1，由图1可以看出h1远小于h2，即减小了像素电极之间的宽度，即可以减小如背景技术里所描述的两相临不偏转液晶的间距l。本发明可以解决黄光曝光制程的限制，将像素电极之间的间隙h1做得很小，使响应时间大大减小。还可以增加像素电极形成的边缘电场的强度，以减小驱动电压。

在本实施例中，每个像素单元p内还设有一个薄膜晶体管13，第一像素电极16和第二像素电极17均通过薄膜晶体管13与像素单元p相对应的扫描线11和数据线12连接，使第一像素电极16和第二像素电极17接入相同的电压信号。薄膜晶体管13包括栅极、源极和漏极，至于薄膜晶体管13的制作方法请参考现有技术，这里不再赘述。例如，第一像素电极16和第二像素电极17可以在漏极上方通过开孔互相导电连接。

在本实施例中，第一主干电极161和第二主干电极171重叠设置，第一主干电极161的左右两侧均设有多个第一分支电极162，第二主干电极171的左右两侧均设有多个第二分支电极172。

在本实施例中，第一主干电极161与第二主干电极171均沿着数据线12方向延伸。例如，第一主干电极161与第二主干电极171还可沿着扫描线11方向延伸，只是液晶分子的配向方向有所改变。

进一步地，第一主干电极161的左右两侧的多个第一分支电极162沿第一主干电极161左右对称，第二主干电极171的左右两侧的多个第二分支电极172沿第二主干电极171左右对称。

下表为本发明实施例一的仿真表：

由上述表1可以看出：本发明的响应时间为3.7ms，相比现有技术15-25ms的响应时间有极大的改善，本发明的穿透率为5％，本发明还保持了较高的穿透率，同时减小了响应时间。

[实施例二]

图7是本发明实施例二中一个像素单元的平面结构示意图。请参照图7，本发明实施例二提供的阵列基板与实施例一(图4)中的阵列基板的结构以及工作原理基本相同，不同之处在于，在本实施例中，多个第一分支电极162在远离第一主干电极161的一端的宽度逐渐减小，每个第二分支电极172为直条形。进一步地，多个第一分支电极162在远离第一主干电极161的一端为锥形，以便在实现本发明目的的同时有多种实施方案可供选择。

下表为本发明实施例二的仿真表：

由上述表2可以看出：本发明的响应时间为4.54ms，相比现有技术15-25ms的响应时间有极大的改善，本发明的穿透率为6.4％，本发明还保持了较高的穿透率，同时减小了响应时间。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。

[实施例三]

图8是本发明实施例三中阵列基板的电路结构示意图，图9是本发明实施例三中一个像素单元的平面结构示意图。请参照图8和图9，本发明实施例三提供的阵列基板与实施例一(图3和图4)中的阵列基板的结构以及工作原理基本相同，不同之处在于，在本实施例中，第一主干电极161与第二主干电极171在像素单元内p相互交替排列，多个第一分支电极162和多个第二分支电极172均设置在第一主干电极161与第二主干电极171之间，第一像素电极16和第二像素电极17犹如两把梳子相互咬合。

在其中一个实施例中，第一主干电极161至少为两个，位于两个第一主干电极161之间的第二主干电极171的左右两侧的多个第二分支电极172沿第二主干电极171左右对称。在本实施例中，第一主干电极161为两个，两个第一主干电极161导电连接，两个第一主干电极161之间设有一个第二主干电极171。第二主干电极171的左右两侧均连接设有多个第二分支电极172，每个第一主干电极161在朝向第二主干电极171的一侧连接设有多个第一分支电极162。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。

[实施例四]

图10是本发明实施例四中阵列基板的电路结构示意图，图11是本发明实施例四中一个像素单元的平面结构示意图。请参照图10和图11，本发明实施例四提供的阵列基板与实施例一(图3和图4)中的阵列基板的结构以及工作原理基本相同，不同之处在于，在本实施例中，每个像素单元p内还设有第一薄膜晶体管131和第二薄膜晶体管132，第一像素电极16通过第一薄膜晶体管131与像素单元p左右相邻的两条数据线12中的其中之一连接，第二像素电极17通过第二薄膜晶体管132与像素单元p左右相邻的两条数据线12中的其中另一条连接。第一像素电极16通过第一薄膜晶体管131接入与第二像素电极17极性相反的电压信号，即像素单元p左右相邻的两条数据线12在同一时刻输入极性相反的电压信号。

本实施例中，极性相反的两电压信号的幅值相同，即第一像素电极16施加与第二像素电极17极性相反幅值相同的驱动电压，使第一像素电极16和第二像素电极17分别与公共电极14之间形成边缘电场，第一像素电极16和第二像素电极17之间也形成边缘电场，增加了边缘电场的强度，同时也减小了驱动电压。

在本实施例中，第一薄膜晶体管131的控制端和第二薄膜晶体管132的控制端均与同一条扫描线11连接，使第一像素电极16和第二像素电极17同时接入对应灰阶电压。具体地，第一薄膜晶体管131的源极与像素单元p左右相邻的两条数据线12中的其中之一连接，第一薄膜晶体管131的漏极与第一像素电极16导电连接；第二薄膜晶体管132的像素单元p左右相邻的两条数据线12中的其中另一条连接，第二薄膜晶体管132的漏极与第二像素电极17导电连接。

在本实施例中，左右相邻的两列像素单元p之间设有两条数据线12，左右相邻的两个像素单元p中的其中之一与其中一条数据线12连接，左右相邻的两个像素单元p中的其中另一个与另一条数据线12连接。本实施例中，每一行像素单元p均与同一条扫描线11连接，上下相邻两行像素单元p与两条不同的条扫描线11连接。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。

[实施例五]

图12是本发明实施例五中一个像素单元的平面结构示意图。请参照图12，本发明实施例五提供的阵列基板与实施例四(图11)中的阵列基板的结构以及工作原理基本相同，不同之处在于，在本实施例中，第一主干电极161的左右两侧的多个第一分支电极162沿第一主干电极161上下错位排布，第二主干电极171的左右两侧的多个第二分支电极172沿第二主干电极171上下错位排布。以便在实现本发明目的的同时有多种实施方案可供选择。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例四相同，这里不再赘述。

[实施例六]

图13是本发明实施例六中阵列基板的电路结构示意图，图14是本发明实施例六中一个像素单元的平面结构示意图。请参照图13和图14，本发明实施例六提供的阵列基板与实施例四(图10和图11)中的阵列基板的结构以及工作原理基本相同，不同之处在于，在本实施例中，第一主干电极161与第二主干电极171在像素单元内p相互交替排列，多个第一分支电极162和多个第二分支电极172均设置在第一主干电极161与第二主干电极171之间，第一像素电极16和第二像素电极17犹如两把梳子相互咬合。

在其中一个实施例中，第一主干电极161至少为两个，位于两个第一主干电极161之间的第二主干电极171左右两侧的多个第二分支电极172沿第二主干电极171左右对称。在本实施例中，第一主干电极161为两个，两个第一主干电极161导电连接，两个第一主干电极161之间设有一个第二主干电极171。第二主干电极171的左右两侧均连接设有多个第二分支电极172，每个第一主干电极161在朝向第二主干电极171的一侧连接设有多个第一分支电极162。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例四相同，这里不再赘述。

[实施例七]

图15是本发明实施例七中一个像素单元的平面结构示意图。请参照图15，本发明实施例七提供的阵列基板与实施例六(图14)中的阵列基板的结构以及工作原理基本相同，不同之处在于，在本实施例中，两个第一主干电极161之间设有一个第二主干电极171，位于两个第一主干电极161之间的第二主干电极171的左右两侧的多个第二分支电极172沿第二主干电极171上下错位排布，第一主干电极161在朝向第二主干电极171的一侧设有多个第一分支电极162，而另一侧无第一分支电极162，第一分支电极162对应多个第二分支电极172之间的间隙。以便在实现本发明目的的同时有多种实施方案可供选择。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例六相同，这里不再赘述。

[实施例八]

图16是本发明实施例八中一个像素单元的平面结构示意图。请参照图16，本发明实施例八提供的阵列基板与实施例六(图14)中的阵列基板的结构以及工作原理基本相同，不同之处在于，在本实施例中，多个第一分支电极162在远离第一主干电极161的一端的宽度逐渐减小，多个第二分支电极172在远离第二主干电极171的一端的宽度逐渐减小，多个第一分支电极162在远离第一主干电极161的一端为锥形，多个第二分支电极172在远离第二主干电极171的一端为锥形。以便在实现本发明目的的同时有多种实施方案可供选择。

下表为本发明实施例八的仿真表：

由上述表3可以看出：本发明的响应时间为3.65ms，相比现有技术15-25ms的响应时间有极大的改善，本发明的穿透率为7％，本发明还保持了较高的穿透率，同时减小了响应时间。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例六相同，这里不再赘述。

[实施例九]

图17是本发明实施例九中一个像素单元的平面结构示意图。请参照图17，本发明实施例九提供的阵列基板与实施例八(图16)中的阵列基板的结构以及工作原理基本相同，不同之处在于，在本实施例中，第二主干电极171至少为两个，位于两个第二主干电极171之间的第一主干电极161的左右两侧的多个第一分支电极162沿第一主干电极161左右对称。

在本实施例中，第一主干电极161为两个，第二主干电极171为两个，第一主干电极161与第二主干电极171交替排列，两个第一主干电极161之间设有一个第二主干电极171，两个第二主干电极171之间设有一个第一主干电极161，位于两个第一主干电极161之间的第二主干电极171的左右两侧均连接设有多个第二分支电极172，第二主干电极171的左右两侧的多个第二分支电极172沿第二主干电极171左右对称。位于两个第二主干电极171之间的第一主干电极161的左右两侧均连接设有多个第一分支电极162，第一主干电极161的左右两侧的多个第一分支电极162沿第一主干电极161左右对称。位于最外侧的第一主干电极161在朝向第二主干电极171的一侧连接设有多个第一分支电极162，位于最外侧的第二主干电极171在朝向第一主干电极161的一侧连接设有多个第二分支电极172。

具体地，在邻近像素单元p边缘的第一主干电极161在朝向第二主干电极171的一侧设有多个第一分支电极162，而另一侧无第一分支电极162；在邻近像素单元p边缘的第二主干电极171在朝向第一主干电极161的一侧设有多个第二分支电极172，而另一侧无第二分支电极172。

下表为本发明实施例九的仿真表：

由上述表4可以看出：本发明的响应时间为2.9ms，相比现有技术15-25ms的响应时间有极大的改善，本发明的穿透率为6％，本发明还保持了较高的穿透率，同时减小了响应时间。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例八相同，这里不再赘述。

请参照图1和图2，本发明还提供一种液晶显示面板，液晶显示面板包括如上所述的阵列基板10、与该阵列基板10相对设置的对置基板20和阵列基板10与对置基板20之间的液晶层30。

其中阵列基板10与对置基板20可以采用玻璃、丙烯酸和聚碳酸酯等材料制成，公共电极14、第一像素电极16和第二像素电极17可以采用氧化铟锡(ito)、氧化铟锌(izo)等透明导电材料制成，液晶层30采用正性液晶分子，即介电各向异性为正的液晶分子，正性液晶分子具备响应快的优点。如图1，在初始状态，液晶层30内的正性液晶分子呈现与第一基板基本平行的平躺姿态，即正性液晶分子的长轴方向与基板的表面基本平行，正性液晶分子以平行于第一分支电极162和第二分支电极172的延伸方向进行配向，即正性液晶分子的长轴方向平行于第一分支电极162和第二分支电极172的延伸方向。如图2，在显示画面时，第一像素电极16和第二像素电极17分别与公共电极14之间形成边缘电场，正性液晶分子在边缘电场的作用下，朝垂直于第一分支电极162和第二分支电极172的延伸方向进行偏转，此时液晶显示面板呈现白态。

在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。

以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。