一种掩模设计图案的优化方法、系统及其电子装置与流程

【技术领域】

本发明涉及半导体制造的光刻领域，特别涉及一种掩模设计图案的优化、系统及其电子装置。

背景技术：

光刻工艺是现有大规模集成电路制造过程中最重要的工艺，即通过光刻机将掩模上集成电路的设计图形转移到硅片上的重要手段。掩模上集成电路设计图形通过光刻机的投影物镜在硅片上成像时，由于掩模上图形特征尺寸的较小，光的衍射现象显著。当某些高阶衍射光因投影物镜光学系统孔径限制无法参与成像时，在硅片上的成像将产生变形和图形无法分辨的现象。这一现象被称为光学邻近效应ope(opticalproximityeffect)。为解决光学邻近效应，人们可以通过对掩模上图形进行优化实现成像质量的提升生成图案的质量。目前反演光刻技术能提供具备较优鲁棒性(robust)的掩模优化解决方案。但是在反演光刻技术的实际运算中，由于数据运算量极大，从而增加了掩模设计的时间成本，进而不利于大面积版图的制造。

因此，亟待提供一种高效快速的掩模设计图案的优化方案。

技术实现要素：

为解决现有掩模设计图案的优化方案中优化时间成本高的技术问题，本发明提供了一种掩模设计图案的优化方法、系统及其电子设备。

本发明为解决上述技术问题提供以下技术方案：一种掩模设计图案的优化方法，提供一基础图案，所述掩模设计图案的优化方法包括如下步骤：步骤s1：将基础图案进行分片处理，得到多个分片图案，基于每个分片图案进行像素掩模优化得到对应的像素掩模图案；步骤s2：基于分片像素掩模图案提取多边形掩模，对所述多边形掩模进行预处理得到处理结果，并对处理结果进行仿真验证后输出仿真验证结果；步骤s3：基于仿真验证结果，执行多边形掩模优化的占位操作或执行多边形掩模的实际优化操作，并输出对应的操作结果；及步骤s4：汇总操作结果以作为优化后的掩模设计图案。

优选地，上述步骤s1进一步包括：步骤s11：将基础图案进行网格化分片处理，得到分片图案；及步骤s12：构造目标函数，将分片图案和目标函数输入数值优化器中，并以分片图案的像素为变量进行像素掩模优化，得到对应的像素掩模图案。

优选地，所述优化器采用牛顿迭代法或共轭梯度迭代法中一种或两种组合的数值优化方法。

优选地，上述步骤s2进一步包括：步骤s21：基于像素掩模图案做二值化处理(binarizationprocessing)后提取多边形掩模，所述多边形掩模包括主要图形(mainfeature)和辅助图形(sub-resolutionassistantfeature)；步骤s22：对辅助图形做初步处理；步骤s23：固定经初步处理后的辅助图形，对主要图形进行光学邻近修正处理，输出处理后的多边形掩模；及步骤s24：对处理后的多边形掩模进行仿真验证后输出验证结果。

优选地，上述步骤s3进一步包括：步骤s31：获取仿真验证结果；步骤s32：判断所述仿真验证结果是否满足预期光刻表现要求，若是，则执行步骤s33；若否，则执行步骤s34；步骤s33：发送skip(跳过)信号执行多边形掩模优化的占位操作，并输出对应的操作结果；及步骤s34：则执行多边形掩模的实际优化操作，并输出对应的操作结果。

优选地，所述多边形掩模优化实际操作具体包括：将所述多边形掩模和目标函数输入数值优化器中，以多边形掩模中各多边形的几何边为变量进行多边形掩模优化，并输出多边形掩模优化操作结果。

本发明为解决上述技术问题提供以下技术方案：一种掩模设计图案的优化系统，包括：像素掩模图案生成模块：配置用于将基础图案进行分片处理，得到多个分片图案，基于每个分片图案进行像素掩模优化得到对应的像素掩模图案；仿真验证模块：配置用于基于分片像素掩模图案提取多边形掩模，对所述多边形掩模进行预处理得到处理结果，并对处理结果进行仿真验证后输出仿真验证结果；多边形掩模优化模块：配置用于基于仿真验证结果，执行多边形掩模优化的占位操作或执行多边形掩模的实际优化操作，并输出对应的操作结果；及掩模设计图案生成模块：配置用于汇总各操作结果以作为优化后的掩模设计图案。

优选地，所述像素掩模图案生成模块包括：分片模块：配置用于将基础图案进行网格化分片处理，得到分片图案；及数值优化模块：配置用于构造目标函数，将分片图案和目标函数输入数值优化器中，并以分片图案的像素为变量进行像素掩模优化，得到对应的像素掩模图案。

优选地，所述仿真验证模块进一步包括：多边形掩模提取模块：配置用于基于像素掩模图案做二值化处理后提取多边形掩模，所述多边形掩模包括主要图形和辅助图形；辅助图形处理模块：配置用于对辅助图形做初步处理；主要图形处理模块：配置用于固定经初步处理后的辅助图形，对主要图形进行光学邻近修正处理，输出处理后的多边形掩模；及结果输出模块：配置用于对处理后的多边形掩模进行仿真验证后输出验证结果。

本发明为解决上述技术问题提供以下技术方案：一种电子装置，包括存储单元及一个或多个处理单元，所述存储单元用于存储一个或多个程序；当所述一个或多个程序被所述一个或多个处理单元执行，使得所述一个或多个处理单元实现上述任一项所述的掩模设计图案的优化方法。

与现有技术相比，本发明提供的一种掩模设计图案的优化方法，在基于基础图案进行分片处理，得到多个分片图案，并对其进行像素掩模优化和二值化处理，得到多边形掩模图案后引入仿真验证步骤，可及时筛选优化过程中已经光刻表现要求的分片图案，不必进行后续多边形掩模优化过程，从而减少了进行多边形掩模优化的分片的数量，大大缩短掩模设计图案的优化时间，可用于大面积版图的制造。

本发明提供的掩模设计图案的优化方法，通过将基础图案进行网格化分片处理，得到便于进行像素掩模优化的分片图案，并基于分片图案进行后续操作，具有灵活性，可解决大面积版图的制造。

本发明提供的掩模设计图案的优化方法中，对辅助图形做初步处理，可保证所述辅助图形印刷于掩模版上，而不会被印在硅片上，进一步提升掩模设计图案的优化的精确度。

本发明提供的掩模设计图案的优化方法，固定经初步处理后的辅助图形，对主要图形进行光学邻近修正处理，所述光学邻近修正运算中每个运算的时间仅为像素掩模优化或多边形掩模优化时间的十分之一左右。此过程可节约大量的运算时间，提升效率。

本发明提供的掩模设计图案的优化方法中，通过发送skip信号进行分片多边形掩模占位操作，确保经处理后的分片图案最终整合在一起时，每个分片图案操作的一致性，最终将各个分片图案的结果正确整合。

通过本发明提供的一种掩模设计图案的优化系统及其电子装置，所述掩模设计图案的优化系统及其电子装置具有与上述的掩模设计图案优化方法相同的有益效果，在此不再赘述。

【附图说明】

图1是本发明第一实施例中提供的一种掩模设计图案的优化方法的步骤流程示意图；

图2是本发明第一实施例中提供的一种掩模设计图案的优化方法之像素掩模优化的步骤流程示意图；

图3是本发明第一实施例中提供的一种掩模设计图案的优化方法之基础图案网格化的结构示意图；

图4是本发明第一实施例中提供的一种掩模设计图案的优化方法之分片像素掩模图案的结构示意图；

图5是本发明第一实施例中提供的一种掩模设计图案的优化方法之仿真验证之前的步骤流程示意图；

图6是本发明第一实施例中提供的一种掩模设计图案的优化方法之分片多边形掩模的结构示意图；

图7是本发明第一实施例中提供的一种掩模设计图案的优化方法之仿真验证结果判断的步骤流程示意图；

图8是本发明第二实施例中提供的提供一种掩模设计图案优化系统的框架结构示意图；

图9是本发明第二实施例中提供的提供一种掩模设计图案优化系统之像素掩模生成的框架结构示意图；

图10是本发明第二实施例中提供的提供一种掩模设计图案优化系统之仿真验证模块的框架结构示意图；

图11是本发明第二实施例中提供的提供一种掩模设计图案优化系统之多边形掩模优化模块的框架结构示意图；

图12是本发明第三实施例中提供的提供一种电子装置的框架结构示意图。

附图标识：

11、分片图案；12、像素掩模图案；13、多边形掩模；131、主要图形；132、辅助图形；

20、掩模设计图案的优化系统；21、像素掩模图案生成模块；22、仿真验证模块；23、多边形掩模优化模块；24、掩模设计图案生成模块；211、分片模块；212、数值优化模块；221、多边形掩模提取模块；222、辅助图形处理模块；223、主要图形处理模块；224、结果输出模块；231、仿真结果获取模块；232、多边形掩模优化操作模块；

40、电子装置；41、存储单元；42、处理单元。

【具体实施方式】

为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图及实施实例，对发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本发明提供一种掩模设计图案的优化方法，以解决现有掩模设计图案的优化方案中优化时间成本高的技术问题。

请参阅图1，本发明的一种掩模设计图案的优化方法s10，具体包括如下步骤：

步骤s1：将基础图案进行分片处理，得到多个分片图案，基于每个分片图案进行像素掩模优化得到对应的像素掩模图案；步骤s2：基于分片像素掩模图案提取多边形掩模，对所述多边形掩模进行预处理得到处理结果，并对处理结果进行仿真验证后输出仿真验证结果；

步骤s3：基于仿真验证结果，执行多边形掩模优化的占位操作或执行多边形掩模的实际优化操作，并输出对应的操作结果；及步骤s4：汇总操作结果以作为优化后的掩模设计图案。

其中，所述基础图案为光刻制造工艺中，最终印在硅片上的图案。

如图2所示，在本发明一些实施方式中，上述步骤s1：将基础图案进行分片处理，得到多个分片图案，基于每个分片图案进行像素掩模优化得到对应的像素掩模图案，进一步包括如下步骤：

步骤s11：将基础图案进行网格化分片处理，得到分片图案；及

步骤s12：构造目标函数，将分片图案和目标函数输入数值优化器中，并以分片图案的像素为变量进行像素掩模优化，得到像素掩模图案。

所述网格化处理是将基础图案划分为一个个的“网格单元”即分片，并基于每一网格实施动态、独立、全方位的优化运算，它是一种数字化划分格式。

所述网格化的规则是基于基础图案信息(基础图案大小、基础图案形状及基础图案的复杂程度)确定网格数目、网格形状、网格大小等信息，使其生成分片图案便于进行后续步骤的运算。

所述分片中包括分片图案及基于分片图案设定的各评价点。

所述目标函数基于预设参数设定每个分片自己的独立目标函数，每个分片可进行分布式独立运行，用于分片图案与分片中所包含的掩模设计图案的误差的函数。

所述优化器采用牛顿迭代法或共轭梯度迭代法中一种或两种组合的数值优化方法。

步骤s12中的像素掩模优化过程需要经历数百甚至上千次反复迭代后才能输出优化后的像素掩模图案。此过程花费的时间成本较高。

所述像素掩模图案通常为灰度图案或所谓基于像素的掩模图案。

如图3所示，为了更好的解释本发明的所保护的内容，提供一基础图案进行说明。通过网格化对所述基础图案进行分片处理，得到分片图案11，所述基础图案中包含5832个分片图案11。

将分片图案11和目标函数输入数值优化器中，并以分片图案11的像素为变量进行像素掩模优化，得到如图4所示的分片像素掩模图案12。

如图5所示，在本发明一些实施方式中，上述步骤s2：基于分片像素掩模图案提取多边形掩模，对所述多边形掩模进行预处理得到处理结果，并对处理结果进行仿真验证后输出仿真验证结果；进一步包括如下步骤：

步骤s21：基于像素掩模图案做二值化处理后提取多边形掩模，所述多边形掩模包括主要图形和辅助图形；

步骤s22：对辅助图形做初步处理；

步骤s23：固定经初步处理后的辅助图形，对主要图形进行光学邻近修正处理，输出处理后的多边形掩模；及步骤s24：对处理后的多边形掩模进行仿真验证后输出验证结果。

在上述步骤s21中，所述二值化处理是指将像素掩模图案上的像素点的灰度值设置为0或255，也就是将整个像素掩模图案呈现出明显的黑白效果。

所述多边形提取是在经二值化处理的图像中提取图像的轮廓，进而得出带辅助图形的多边形掩模。

具体地，将如图4所示的像素掩模图案12的灰度值设置为0或255，使其呈现出明显的黑白效果，在经过多边形提取得到如图6所示的多边形掩模13。所述多边形掩模13包括主要图形131和辅助图形132。

所述主要图形131为基于基础图案分片后保留在分片图案中的需要印于硅片上的图形；辅助图形132通常尺寸较主要图形131小很多，所述辅助图形132为经过像素掩模优化及二值化处理后得到的非主要图形131的其他图形；所述辅助图形132只存在于掩模版中，而不会被印刷与硅片上，只是起到增强主要图形131成像的效果。

上述步骤s22中对辅助图形132做初步处理，所述初步处理包括对辅助图形132进行可制造和防印出处理。可制造处理保证所述辅助图形132可印刷于掩模版上；防印刷处理保证所述辅助图形132不会被印在硅片上。

上述步骤s23中固定经初步处理后的辅助图形，对主要图形进行光学邻近修正处理，输出处理后的多边形掩模。

其中，所述光学邻近修正是一种光刻增强技术，目的是为了保证设计图形的边缘得到完整的刻蚀。光学邻近校正通过移动掩模版上图形的边缘或添加额外的多边形来纠正这些错误。根据宽度和间距约束或者是通过使用紧凑的模型动态仿真的结果预先计算出一个查找表，根据这个查找表来决定怎样移动图案的边缘，找到最好的解决方案。

光学邻近修正运算中每个运算的时间仅为像素掩模优化或多边形掩模优化时间的十分之一左右。此过程可节约大量的运算时间，提升效率。

对步骤s23得到的多边形掩模进行仿真验证，以检验其是否符合光刻表现的要求。

所述仿真验证过程包括：依据各分片中包含的分片图案信息建立对应检测规则，基于检测规则对步骤s23所述的多边形掩模进行探测，以验证多边形掩模是否满足光刻表现要求。

所述光刻表现，是指实际光刻工作中，以掩模设计图案为模板图形，经光刻后在硅片上生成基础图案的效果。

继续以本发明提供的基础图案为例进行说明。将图如图6所示的多边形掩模进行仿真验证后，得到验证结果。所述仿真验证结果显示，所测试的5832个多边形掩模中，其中只有1172个多边形掩模不符合预期光刻表现的要求，占比大约20％。

如图7所示，在本发明一些实施方式中，上述步骤s3：基于仿真验证结果，执行多边形掩模优化的占位操作或执行多边形掩模的实际优化操作，并输出对应的操作结果；具体地，上述步骤s3可包括如下步骤：

步骤s31：获取仿真验证结果；

步骤s32：判断所述仿真验证结果是否满足预期光刻表现要求，若是，则执行步骤s33；若否，则执行步骤s34；

步骤s33：发送skip信号执行多边形掩模优化的占位操作，并输出对应的操作结果；

此处只执行多边形掩模优化的占位操作，并不进行多边形掩模优化的运算则输出与步骤s32一样的结果，即经光学邻近修正处理后的多边形掩模。

步骤s34：则执行多边形掩模的实际优化操作，并输出对应的操作结果。

此处的处理结果为：经多边形掩模的实际优化操作得到的分片掩模设计图案。

最后，汇总各分片操作结果以作为优化后的掩模设计图案。

在上述步骤s33中，所述占位操作具体指的是，当经处理后的多边形掩模满足光刻表现的要求后发送skip信号至多边形掩模优化步骤；所述多边形掩模优化步骤接收skip信号后开始执行，但只是一个占位操作并不进行实际运算。

之所以要进行占位动作，是因为所有经过上述各步骤处理后的分片图案最终是要整合在一起的，因此，每个分片图案的操作必须一致，才能最终将各个分片图案的结果正确整合。

在上述步骤s34中，当经处理后的多边形掩模未满足光刻表现的要求，则不发送skip信号，并直接进行多边形掩模优化的实际运算。

所述多边形掩模优化的实际操作具体包括：将所述多边形掩模和目标函数输入数值优化器中，以多边形掩模中各多边形的几何边为变量进行多边形掩模优化，并输出多边形掩模优化操作结果，也即满足光刻表现要求的分片掩模设计图案。

所述汇总操作结果包括汇总各个分片操作结果，并对其进行整合得到基于基础图案优化后的掩模设计图案。

通过本发明提供的掩模设计图案的优化方法，在掩模设计图案优化运算过程中引入仿真验证的方法可有效降低掩模设计图案的时间成本。所述分片图案优化包括像素掩模优化、二值化处理及多边形掩模优化。

请参阅图8所示，本发明的第二实施例提供掩模设计图案的优化系统20，包括：

像素掩模图案生成模块21：配置用于将基础图案进行分片处理，得到多个分片图案，基于每个分片图案进行像素掩模优化得到对应的像素掩模图案；

仿真验证模块22：配置用于基于分片像素掩模图案提取多边形掩模，对所述多边形掩模进行预处理得到处理结果，并对处理结果进行仿真验证后输出仿真验证结果；

多边形掩模优化模块23：配置用于基于仿真验证结果，执行多边形掩模优化的占位操作或执行多边形掩模的实际优化操作，并输出对应的操作结果；及

掩模设计图案生成模块24：配置用于汇总各操作结果以作为优化后的掩模设计图案。

如图9所示，所述像素掩模图案生成模块21包括：

分片模块211：配置用于将基础图案进行网格化分片处理，得到分片图案；及

数值优化模块212：配置用于构造目标函数，将分片图案和目标函数输入数值优化器中，并以分片图案的像素为变量进行像素掩模优化，得到对应的像素掩模图案。

如图10所示，所述仿真验证模块22进一步包括：

多边形掩模提取模块221：配置用于基于像素掩模图案做二值化处理后提取多边形掩模，所述多边形掩模包括主要图形和辅助图形；

辅助图形处理模块222：配置用于对辅助图形做初步处理；

主要图形处理模块223：配置用于固定经初步处理后的辅助图形，对主要图形进行光学邻近修正处理，输出处理后的多边形掩模；及

结果输出模块224：配置用于对处理后的多边形掩模进行仿真验证后输出验证结果。

如图11所示，所述多边形掩模优化模块23进一步包括：

仿真结果获取模块231：配置应用于获取仿真验证结果；及

多边形掩模优化操作模块232：配置用于判断所述仿真验证结果是否满足预期光刻表现要求；若是，发送skip信号执行多边形掩模优化的占位操作，并输出对应的操作结果；若否，则执行多边形掩模的实际优化操作，并输出对应的操作结果。

本发明提供的掩模设计图案的优化系统20具有掩模设计图案的优化方法相同的有益效果，因此不做赘述。

如图12所示，本发明的第三实施例提供一电子装置40，包括存储单元41及一个或多个处理单元42，所述存储单元41用于存储一个或多个程序；当所述一个或多个程序被所述一个或多个处理单元42执行，使得所述一个或多个处理单元42实现所述重量估算方法。

本实施例提供的电子装置40包括硬件或软件。当电子装置为硬件时，可以是支持掩模设计图案的优化的各种电子设备，包括但不限于掩模制造设备、光刻设备。在一些特别的实施例中，所述电子装置40还可为智能光刻设备。

当电子装置40为软件时，可以安装在上述所列举的电子设备中。其可以实现成多个软件或软件模块(例如用来提供分布式服务的多个软件或软件模块)，也可以实现成单个软件或软件模块，在此不做具体限定。

特别地，根据本发明所公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。

例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。需要说明的是，本申请所述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。

服务器可以是提供各种服务的服务器，例如对掩模设计图案的优化提供支持的后台处理服务器。

计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。

在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、rf等等，或者上述的任意合适的组合。可以以一种或多种程序设计语言或其组合来编写用于执行本申请的操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如java、smalltalk、c++，还包括常规的过程式程序设计语言，诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。

在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(lan)或广域网(wan)连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。附图中的流程图和框图，图示了按照本申请各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。

也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。描述于本申请实施例中所涉及到的模块可以通过软件的方式实现，也可以通过硬件的方式来实现。

所描述的模块也可以设置在处理器中，例如，可以描述为：一种处理器包括像素掩模图案生成模块、仿真验证模块、掩模设计图案生成模块。其中，这些模块的名称在某种情况下并不构成对该模块本身的限定，例如，像素掩模图案生成模块还可以被描述为“用于将基础图案进行分片处理，得到多个分片图案，基于每个分片图案进行像素掩模优化得到对应的分片像素掩模图案的模块”等。

作为另一方面，本申请还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的系统或设备中所包含的；也可以是单独存在，而未装配入该系统或设备中。

上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该系统或设备执行时，使得该系统或设备：将基础图案进行分片处理，得到多个分片图案，基于每个分片图案进行像素掩模优化得到对应的像素掩模图案；基于像素掩模图案提取多边形掩模，对所述多边形掩模进行预处理得到处理结果，并对处理结果进行仿真验证后输出仿真验证结果；及基于仿真验证结果，执行多边形掩模优化的占位操作或执行多边形掩模的实际优化操作，并输出对应的操作结果，汇总各操作结果以作为优化后的掩模设计图案。

与现有技术相比，本发明提供的一种掩模设计图案的优化方法，在基于基础图案进行分片处理，得到多个分片图案，并对其进行像素掩模优化和二值化处理，得到多边形掩模图案后引入仿真验证步骤，可及时筛选优化过程中已经光刻表现要求的分片图案，不必进行后续多边形掩模优化过程，从而减少了进行多边形掩模优化的分片的数量，大大缩短掩模设计图案的优化时间，可用于大面积版图的制造。

本发明提供的掩模设计图案的优化方法，通过将基础图案进行网格化分片处理，得到便于进行像素掩模优化的分片图案，并基于分片图案进行后续操作，具有灵活性，可解决大面积版图的制造。

本发明提供的掩模设计图案的优化方法中，对辅助图形做初步处理，可保证所述辅助图形印刷于掩模版上，而不会被印在硅片上，进一步提升掩模设计图案的优化的精确度。

本发明提供的掩模设计图案的优化方法，固定经初步处理后的辅助图形，对主要图形进行光学邻近修正处理，所述光学邻近修正运算中每个运算的时间仅为像素掩模优化或多边形掩模优化时间的十分之一左右。此过程可节约大量的运算时间，提升效率。

本发明提供的掩模设计图案的优化方法中，通过发送skip信号进行分片多边形掩模占位操作，确保经处理后的分片图案最终整合在一起时，每个分片图案操作的一致性，最终将各个分片图案的结果正确整合。

通过本发明提供的一种掩模设计图案的优化系统及其电子装置，所述掩模设计图案的优化系统及其电子装置具有与上述的掩模设计图案优化方法相同的有益效果，在此不再赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的原则之内所做的任何修改，等同替换和改进等均应包含本发明的保护范围之内。