一种多路分用电路、液晶显示装置以及像素补偿方法与流程

本发明属于液晶显示的技术领域，尤其涉及一种多路分用电路、液晶显示装置以及像素补偿方法。

背景技术：

多路分用电路技术（demux）正广泛应用于液晶显示面板，它可以将源极驱动器输出的扫描信号s以1:n，如1:2、1:3等的形式分时传送给n列像素的数据线d，以1:2为例，通过两个时钟信号ck1、ck2控制两组tft从而将一根源极驱动器输出的扫描信号s分时输出给两列像素的数据线d。从而源极驱动器输出的扫描线可以至少减少一半，同样也可以使源极驱动器的数量减少，因此能够减少面板设计的成本，并且通过节省了面板设计的绘图空间，可以减小面板的下边框宽度，从而使面板达到更窄边框的高规格要求。

由于采用多路分用电路技术，在扫描信号s分到数据线d处时需要用tft做开关，并且还要引入控制tft开关的时钟信号ck。由于时钟信号ck关闭会通过耦合电容ckd影响数据线的电位进而影响充电像素的电位，不同的时钟信号ck由于关闭时刻不一致对像素的反馈电压的影响也不一致。对于例如背沟道型的tft来说，如图1所示，面板包括栅极01、绝缘层02、半导体层03、源极04以及漏极05，tft的器件结构处的栅极01和源极04、栅极01和漏极05都会有一个交叠面积，因此会存在寄生电容cgs和cgd。在mux电路部分，由于该寄生电容的存在，时钟信号ck和数据线d之间会有一个很大的耦合电容ckd，如图2所示，由于耦合电容ckd的存在，在数据线电位达到预定值，mux的一组tft关断，时钟信号ck发生跳变时，数据线电位受时钟信号ck电位跳变和耦合电容的影响也会出现一定跳变，该跳变可看做是时钟信号ck关闭带来的对数据线电位的回馈电压（feedthrough）。先充电的像素由于栅极仍然打开像素电极会向受时钟信号回馈电压影响的数据线漏电，从而间接也会被时钟信号关断带来的回馈电压影响，受影响的程度和向数据线漏电的时间长短有关。最后开启的像素可能不会受时钟信号回馈电压的影响，只受栅极gn的回馈电压影响，这样造成不同像素受到总的回馈电压不同，在显示上会出现色偏、横竖条纹、闪烁等显示不良。

目前，针对采用多路分用电路技术的面板出现的回馈电压差异的问题，一般采用的是额外增加补偿电路进行补偿的方法，通过在mux电路上用额外的与时钟信号ck相反的反向时钟信号ck’和数据线进行交叠形成交叠补偿电容，通过这种方法对数据线的电位进行补偿，让数据线的电位维稳，避免时钟信号ck跳变影响像素电极电位。然而，这种补偿方法由于是额外增加补偿电路进行补偿，不可避免的会额外占用面板的设计空间，并且额外增加信号会使面板的整个功耗增大。

技术实现要素：

为解决现有技术中存在的上述问题，本发明提供一种多路分用电路、液晶显示装置以及像素补偿方法，针对像素内的像素电极和栅极之间的耦合电容cgp进行差异化设计，特别是把由最后打开的一路信号控制的像素的耦合电容cgp进行适当的加大，从而避免出现色偏、闪烁、横竖条纹等显示不良。

本发明提供的技术方案如下：

一种像素补偿方法，用于采用多路分用电路的液晶显示装置，所述像素补偿方法包括：

在时钟信号的控制下，源极驱动器输出的源信号以1:n的形式分时传送给像素的数据线，以连接到不同时钟信号的n个像素为单元，每个像素对应一路时钟信号，差异化设计n个像素中的每个像素内的像素电极和栅极之间的耦合电容，使各像素电极受到的总回馈电压相同，所述总回馈电压包括时钟信号对像素产生的回馈电压和栅极扫描信号对像素产生的回馈电压；

其中，最后打开的一路时钟信号控制的像素的栅极电位和像素电极电位之间的耦合电容大于先打开的n-1路时钟信号控制的像素的栅极电位和像素电极电位之间的耦合电容，n＞1。

优选地，先打开的n-1路时钟信号控制的像素的像素电极受到的总回馈电压与最后打开的一路时钟信号控制的像素的像素电极受到的总回馈电压相同，每个像素受到的时钟信号和栅极扫描信号的回馈电压之和相同，且

cgp/cp*△vg+ckd/cd*△vck=cgp’/cp*△vg+ckd/cd*△vck’；

其中，cgp为先打开的n-1路时钟信号控制的像素的栅极电位和像素电极电位之间的耦合电容，cgp’为最后打开的时钟信号控制的像素的栅极电位和像素电极电位之间的耦合电容，△vck为先打开的n-1路的时钟信号对其控制的像素影响的等效高低电位差，△vck’为最后打开的一路时钟信号对其控制的像素影响的等效高低电位差，cp为像素电极电位和其他电位之间形成的总电容，cd为数据线电位和面板其他电位之间形成的总电容，△vg为栅极的电压差。

优选地，最后打开的一路时钟信号控制的像素的像素电极和栅极之间的耦合电容与其他时钟信号控制的像素的像素电极和栅极之间的耦合电容不同，

且cgp’=（1+x）*cgp；

其中，cgp’为最后打开的时钟信号控制的像素的栅极电位和像素电极电位之间的耦合电容，cgp为其他像素的栅极电位和像素电极电位之间的耦合电容，x≥0。

一种液晶显示装置，采用上述像素补偿方法，所述液晶显示装置的每个像素均包括：

栅极（1），位于所述栅极（1）上的第一绝缘层（2）；

位于所述第一绝缘层（2）上的半导体层（3）；

位于所述半导体层（3）上的漏极（4）和源极（5），所述源极（5）包括源极本体（51），所述源极本体（51）的部分与栅极（1）交叠；

位于所述漏极（4）和源极（5）上的第二绝缘层（6），所述第二绝缘层（6）上设有第一孔（61）；

位于所述第二绝缘层（6）上的公共电极（7），所述公共电极（7）上设有公共电极孔（71）；

位于所述公共电极（7）上的第三绝缘层（8），所述第三绝缘层（8）上设有第二孔（81）；

位于所述第三绝缘层（8）上的像素电极（9），所述像素电极（9）与源极（5）电性连接；

其中，最后打开的一路时钟信号控制的像素的源极（5）还包括源极延长部（52），所述源极延长部（52）位于栅极（1）上方，且所述源极延长部（52）与栅极（1）全部交叠。

优选地，所述第一孔（61）和第二孔（81）组合形成绝缘层孔，所述像素电极（9）通过所述绝缘层孔与源极（5）电性连接。

优选地，所述公共电极孔（71）的孔径大于所述绝缘层孔的孔径，且所述第三绝缘层（8）覆盖公共电极孔（71）的侧面。

一种液晶显示装置，采用上述像素补偿方法，所述液晶显示装置的每个像素均包括：

栅极（1），位于所述栅极（1）上的第一绝缘层（2），；

位于所述第一绝缘层（2）上的半导体层（3）；

位于所述半导体层（3）上的漏极（4）和源极（5）；

位于所述漏极（4）和源极（5）上的第二绝缘层（6），所述第二绝缘层（6）上设有第一孔（61）；

位于所述第二绝缘层（6）上的公共电极（7），所述公共电极（7）上设有公共电极孔（71）；

位于所述公共电极（7）上的第三绝缘层（8），所述第三绝缘层（8）上设有第二孔（81）；

位于所述第三绝缘层（8）上的像素电极（9），所述像素电极（9）与源极（5）电性连接，所述像素电极（9）包括像素电极本体（91）；

其中，最后打开的一路时钟信号控制的像素的像素电极（9）还包括像素电极延长部（92），所述像素电极延长部（92）下方依次是第三绝缘层（8）、第二绝缘层（6）、第一绝缘层（2）和栅极（1），且所述像素电极延长部（92）全部与栅极（1）交叠。

优选地，所述像素电极延长部（92）容纳在公共电极孔（71）中。

一种液晶显示装置，采用上述像素补偿方法，所述液晶显示装置的每个像素均包括：

栅极（1），位于所述栅极（1）上的第一绝缘层（2），；

位于所述第一绝缘层（2）上的半导体层（3）；

位于所述半导体层（3）上的漏极（4）和源极（5），所述源极（5）包括源极本体（51），所述源极本体（51）的部分与栅极（1）交叠；

位于所述漏极（4）和源极（5）上的第二绝缘层（6），所述第二绝缘层（6）上设有第一孔（61）；

位于所述第二绝缘层（6）上的公共电极（7），所述公共电极（7）上设有公共电极孔（71）；

位于所述公共电极（7）上的第三绝缘层（8），所述第三绝缘层（8）上设有第二孔（81）；

位于所述第三绝缘层（8）上的像素电极（9），所述像素电极（9）与源极（5）电性连接，所述像素电极（9）包括像素电极本体（91）；

最后打开的一路时钟信号控制的像素的源极（5）还包括源极延长部（52），所述源极延长部（52）位于栅极（1）上方，且所述源极延长部（52）与栅极（1）全部交叠，且最后打开的一路时钟信号控制的像素的像素电极（9）还包括像素电极延长部（92），所述像素电极延长部（92）下方依次是第三绝缘层（8）、第二绝缘层（6）、第一绝缘层（2）和栅极（1），且所述像素电极延长部（92）全部与栅极（1）交叠。

一种多路分用电路，所述多路分用电路用于上述液晶显示装置。

与现有技术相比，本发明能够使共同栅极gn的回馈电压差异抵消不同时钟信号ck带来的回馈电压的差异，从而使受到的总的回馈电压相等，进而避免出现色偏、闪烁、横竖条纹等显示不良。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为现有背沟道型tft结构示意图；

图2为现有mux的寄生电容示意图；

图3为本发明mux1:2的像素内补偿电路示意图；

图4为本发明mux1:2,x=0时两个像素充电示意图；

图5为本发明mux1:2,x=0.4时两个像素充电示意图；

图6为本发明一个实施例的液晶显示装置的结构示意图；

图7为本发明一个实施例的液晶显示装置的a-a’截面结构示意图；

图8为本发明另一个实施例的液晶显示装置的结构示意图；

图9为本发明另一个实施例的液晶显示装置的b-b’截面结构示意图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

本发明的像素补偿方法用于液晶显示装置，包括：

源极驱动器（sourceic）输出的源信号以1:n的形式分时传送给n列像素的数据线，以连接到不同时钟信号的n个像素为单元，每个像素对应一路时钟信号，差异化设计每个像素内的耦合电容，使各像素电极受到的总回馈电压一致，总回馈电压包括时钟信号对像素产生的回馈电压和栅极扫描信号对像素产生的回馈电压，其中，最后打开的一路时钟信号控制的像素的栅极电位和像素电极电位之间的耦合电容大于其余n-1个像素的栅极电位和像素电极电位之间的耦合电容，n≥1。

具体地，多路分用电路的大部分像素电极电位会受到时钟信号ck关闭和栅极信号g关闭带来的回馈电压影响，并且每个像素的总回馈电压是这两者之和，

即vf=vfg+vfck

由于vfg=cgp/cp*△vg

vfck=ckd/cd*△vck

因此vf=cgp/cp*△vg+ckd/cd*△vck

其中，vf为总回馈电压，vfg为栅极的回馈电压，vfck为时钟信号的回馈电压，cgp为栅极电位和像素电极电位之间的耦合电容，cp为像素电极电位和其他电位之间形成的总电容，△vg为栅极的电压差，ckd为数据线和时钟信号之间的耦合电容，cd为数据线电位和面板其他电位之间形成的总电容，△vck为时钟信号对其控制的像素影响的等效高低电位差。

由于n个不同像素的总回馈电压要相一致，因此

vf1=vf2=……=vfn-1=vfn，其中n≥1

由于除了各个像素寄生电容cgpn不一定相等之外，各个像素电极电位的总电容cpn、各个时钟信号ckn与数据线之间的耦合电容ckdn、各个数据线电位的总电容cdn、各个时钟信号电位差△vckn也并不一定相等，公式展开即

cgp1/cp1*△vg+ckd1/cd1*△vck1=cgp2/cp2*△vg+ckd2/cd2*△vck2=……=cgp(n-1)/cp(n-1)*△vg+ckd(n-1)/cd(n-1)*△vck(n-1)=cgpn/cpn*△vg+ckdn/cdn*△vckn

先打开的n-1路时钟信号控制的像素的像素电极受到的总回馈电压与最后打开的时钟信号控制的像素的像素电极受到的总回馈电压相同，每个像素受到的时钟信号和栅极扫描信号的回馈电压之和相同，则为了使上述等式成立，本发明采用的方法是，最后打开的一路时钟信号ckm控制的像素的cgp’与其他时钟信号控制的像素cgp不同，其他像素电极总电容cp、数据线总电容cd、各个时钟信号ck与数据线之间的耦合电容ckd等参数都相同，因此公式简化为：

cgp/cp*△vg+ckd/cd*△vck=cgp’/cp*△vg+ckd/cd*△vck’，其中，最后打开的时钟信号ckm可以是n路里的任意一路，1≤m≤n

等式左边项是先打开的n-1路时钟信号控制的像素的像素电极受到的总回馈电压，等式右边项是最后打开的一路时钟信号ckm控制的像素的像素电极受到的总回馈电压；cgp为先打开的n-1路时钟信号控制的像素的栅极电位和像素电极电位之间的耦合电容，cgp’为最后打开的时钟信号控制的像素的栅极电位和像素电极电位之间的耦合电容，△vck为先打开的n-1路的时钟信号对其控制的像素影响的等效高低电位差，△vck’为最后打开的时钟信号对其控制的像素影响的等效高低电位差。

进一步地，由于实际应用中△vck’≤△vck，甚至在一些时序下，△vck’=0。因此，为了使上述等式成立，则需要增大最后打开的一路时钟信号ckm控制的像素的栅极电位和像素电极电位之间的耦合电容cgp’，使它的电容变为（1+x）*cgp，即cgp’=（1+x）*cgp，其中x由具体的电容电压参数以及前述的公式可以大致确定，具体可通过电路仿真精确确定，且x≥0。

如图3-图5所示，以mux1:2为例说明像素内补偿电路示意。在x=0时，即最后打开的一路时钟信号ckm控制的像素的cgp’与其他像素的cgp相同，如图4所示两个像素充同一个电压的像素充电曲线，可以看到，最终的充电电位有差异，从像素充电曲线也可以看出两个像素总的回馈电压有差异。在x=0.4时，即最后打开的一路时钟信号ckm控制的像素的cgp’大于其他像素的cgp，如图5所示两个像素充同一个电压的像素充电曲线，可以看出，通过加大最后一路时钟信号控制的像素的cgp，两个像素最终的充电电位的差异已经很小。在x=0.7时，即最后打开的一路时钟信号ckm控制的像素的cgp’大于其他像素的cgp，通过加大最后一路时钟信号控制的像素的cgp，两个像素最终的充电电位相同，两个像素总的回馈电压相同，从而可以通过统一的公共电极电压vcom补回到统一的最高电压。

本发明的上述像素补偿方法不针对任何的像素结构，增大栅极电位和显示电极电位之间的耦合电容cgp的方法也不仅仅局限于增大交叠面积，根据电容计算公式c=ε*s/d，可知有很多种增大cgp的方案，下面以具体实施例介绍三种方案，这三种方法只是多种为了加大交叠面积s方案中的几种，并不是穷举，需要说明的是，任何有助于增大栅极电位和显示电极电位之间的耦合电容cgp方式都可以作为本发明液晶显示装置。

下面以具体实施例详细介绍本发明的技术方案。

实施例一

如图6-图7所示，本实施例的液晶显示装置采用了上述的像素补偿方法并采用多路分用电路，液晶显示装置的每个像素均具有如下结构：基板（图未示），基板可以但不限于玻璃基板，形成基板之上栅极1，栅极1的材料为单一金属或复合金属，位于栅极1所在层之上的第一绝缘层2，第一绝缘层2可以采用siox和/或sinx的膜层，位于第一绝缘层2上的半导体层3，半导体层3可以为igzo等金属氧化物半导体层，位于半导体层3上的漏极4和源极5，漏极4和源极5为一层或多层金属层结构，位于源极4和漏极5所在层上的第二绝缘层6，在第二绝缘层6上设有第一孔61，第二绝缘层6的材料可以是siox、sinx或二者的组合，位于第二绝缘层6上的公共电极7，在公共电极7上设有公共电极孔71，位于公共电极7所在层上的第三绝缘层8，在第三绝缘层8上设有第二孔81，第三绝缘层8可以是有机绝缘层，位于第三绝缘层8上的像素电极9，像素电极9与源极5电性连接，数据线（图未示）连接漏极4并提供信号。

如图7所示，每路时钟信号控制的像素的源极5均包括源极本体51，源极本体51位于第一绝缘层2上，源极本体51的一部分与栅极1形成交叠，其余部分与栅极1不形成交叠。

其中，最后打开的一路时钟信号控制的像素的源极5还包括源极延长部52，源极延长部52可以是源极本体51的延长部分，也可以是相对源极本体51的独立部分。优选地，如图9所示，源极延长部52从源极本体51延伸出去，是源极本体51的一部分。

如图7所示，源极延长部52全部均位于栅极1的上方，从而源极延长部52全部都与栅极1形成交叠。由于源极5的源极延长部52全部与栅极1形成交叠，因此增大了与像素电极连接的源极和栅极之间的交叠面积，从而增大了栅极电位和像素电极电位之间的耦合电容cgp。

如图7所示，第一孔61、第二孔81以及公共电极孔71均为共心设置，第一孔61、第二孔81和公共电极孔71可以是方形孔或圆形孔等其他规则形状的开口，优选地，如图9所示，第一孔61、第二孔81和公共电极孔71均为方形孔。其中，第一孔61和第二孔81组合形成绝缘层孔，像素电极9通过第一孔61和第二孔81形成的绝缘层孔与源极5接触并且电性连接。

如图9所示，公共电极孔71的孔径大于第一孔61和第二孔81形成的绝缘层孔的孔径。如图7所示，像素电极9与公共电极7之间不接触，第三绝缘层8设置在像素电极9与公共电极7之间，并且第三绝缘层8覆盖公共电极孔71开口的侧面。

在上述实施例中，通过延伸了最后打开的一路时钟信号控制的像素的源极的形状，形成了源极延伸部，增大了与像素电极连接的源极和栅极之间的交叠面积，从而以此增大耦合电容cgp，在不需要增加任何额外的补偿信号和补偿电路的前提下，差异化的设计像素内的耦合电容cgp，以此达到使各像素电极受到的总回馈电压一致的效果。

实施例二

如图8-图9所示，本实施例的液晶显示装置采用了上述的像素补偿方法并采用多路分用电路，液晶显示装置的每个像素均具有如下结构：基板（图未示），基板可以但不限于玻璃基板，形成基板之上栅极1，栅极1的材料为单一金属或复合金属，位于栅极1所在层之上的第一绝缘层2，第一绝缘层2可以采用siox和/或sinx的膜层，位于第一绝缘层2上的半导体层3，半导体层3可以为igzo等金属氧化物半导体层，位于半导体层3上的漏极4和源极5，漏极4和源极5为一层或多层金属层结构，位于源极4和漏极5所在层上的第二绝缘层6，在第二绝缘层6上设有第一孔61，第二绝缘层6的材料可以是siox、sinx或二者的组合，位于第二绝缘层6上的公共电极7，在公共电极7上设有公共电极孔71，位于公共电极7所在层上的第三绝缘层8，在第三绝缘层8上设有第二孔81，第三绝缘层8可以是有机绝缘层，位于第三绝缘层8上的像素电极9，像素电极9与源极5电性连接，数据线（图未示）连接漏极4并提供信号。

第一孔61、第二孔81以及公共电极孔71均为同心设置，第一孔61、第二孔81和公共电极孔71可以是方形孔或圆形孔等其他规则形状的开口，优选地，如图9所示，第一孔61、第二孔81和公共电极孔71均为方形孔。其中，第一孔61和第二孔81组合形成绝缘层孔，像素电极9通过第一孔61和第二孔81形成的绝缘层孔与源极5接触并且电性连接。

公共电极孔71的孔径大于第一孔61和第二孔81形成的绝缘层孔的孔径。像素电极9与公共电极7之间不接触，第三绝缘层8设置在像素电极9与公共电极7之间，并且第三绝缘层8覆盖公共电极孔71开口的侧面。

每路时钟信号控制的像素的像素电极9都包括像素电极本体91，如图9所示，像素电极本体91位于第三绝缘层8上，像素电极本体91的一部分与栅极1形成交叠，其余部分与栅极1不形成交叠。

其中，最后打开的一路时钟信号控制的像素的像素电极9还包括像素电极延长部92，像素电极延长部92可以是像素电极本体91的延长部分，也可以是相对像素电极本体91的独立部分。优选地，如图8所示，像素电极延长部92是相对于像素电极本体91的独立部分，并且像素电极延长部92的面积小于像素电极本体91。

如图8所示，像素电极延长部92容纳在公共电极孔71中，公共电极孔71的开口大于现有的公共电极孔，像素电极延长部92与公共电极7之间不接触，像素电极延长部92位于第三绝缘层8上，且像素电极延长部92与公共电极7之间也有第三绝缘层8。

如图9所示，像素电极延长部92全部均位于栅极1的上方，像素电极延长部92下方依次是第三绝缘层8、第二绝缘层6、第一绝缘层2和栅极1，从而像素电极延长部92全部都与栅极1形成交叠。由于像素电极9的像素电极延长部92全部与栅极1形成交叠，因此增大了与源极连接的像素电极和栅极之间的交叠面积，从而增大了栅极电位和像素电极电位之间的耦合电容cgp。

作为可替换的实施例，在像素电极延长部92下方的第三绝缘层8上也可以设置有第二孔（图未示），使像素电极延长部92位于第二孔中，从而像素电极延长部92下方依次是第二绝缘层6、第一绝缘层2和栅极1，第三绝缘层8设置在像素电极延长部92与公共电极7之间。

在上述实施例中，通过延伸了最后打开的一路时钟信号控制的像素的像素电极的形状，形成了像素电极延伸部，增大了与源极连接的像素电极和栅极之间的交叠面积，从而以此增大耦合电容cgp，在不需要增加任何额外的补偿信号和补偿电路的前提下，差异化的设计像素内的耦合电容cgp，以此达到使各像素电极受到的总回馈电压一致的效果。

实施例三

如图6-图9所示，本实施例的液晶显示装置具有如下结构：基板（图未示），基板可以但不限于玻璃基板，形成基板之上栅极1，栅极1的材料为单一金属或复合金属，位于栅极1所在层之上的第一绝缘层2，第一绝缘层2可以采用siox和/或sinx的膜层，位于第一绝缘层2上的半导体层3，半导体层3可以为igzo等金属氧化物半导体层，位于半导体层3上的漏极4和源极5，漏极4和源极5为一层或多层金属层结构，位于源极4和漏极5所在层上的第二绝缘层6，在第二绝缘层6上设有第一孔61，第二绝缘层6的材料可以是siox、sinx或二者的组合，位于第二绝缘层6上的公共电极7，在公共电极7上设有公共电极孔71，位于公共电极7所在层上的第三绝缘层8，在第三绝缘层8上设有第二孔81，第三绝缘层8可以是有机绝缘层，位于第三绝缘层8上的像素电极9，像素电极9与源极5电性连接，数据线（图未示）连接漏极4并提供信号。

如图7所示，每路时钟信号控制的像素的源极5均包括源极本体51，源极本体51位于第一绝缘层2上，源极本体51的一部分与栅极1形成交叠，其余部分与栅极1不形成交叠。

其中，最后打开的一路时钟信号控制的像素的源极5还包括源极延长部52，源极延长部52可以是源极本体51的延长部分，也可以是相对源极本体51的独立部分。优选地，如图9所示，源极延长部52从源极本体51延伸出去，是源极本体51的一部分。

如图7所示，源极延长部52全部均位于栅极1的上方，从而源极延长部52全部都与栅极1形成交叠。由于源极5的源极延长部52全部与栅极1形成交叠，因此增大了与像素电极连接的源极和栅极之间的交叠面积，从而增大了栅极电位和像素电极电位之间的耦合电容cgp。

每路时钟信号控制的像素的像素电极9都包括像素电极本体91，如图9所示，像素电极本体91位于第三绝缘层8上，像素电极本体91的一部分与栅极1形成交叠，其余部分与栅极1不形成交叠。

其中，最后打开的一路时钟信号控制的像素的像素电极9还包括像素电极延长部92，像素电极延长部92可以是像素电极本体91的延长部分，也可以是相对像素电极本体91的独立部分。优选地，如图8所示，像素电极延长部92是相对于像素电极本体91的独立部分，并且像素电极延长部92的面积小于像素电极本体91。

如图8所示，像素电极延长部92容纳在公共电极孔71中，公共电极孔71的开口大于现有的公共电极孔，像素电极延长部92与公共电极7之间不接触，像素电极延长部92位于第三绝缘层8上，且像素电极延长部92与公共电极7之间有第三绝缘层8。

如图9所示，像素电极延长部92全部均位于栅极1的上方，像素电极延长部92下方依次是第三绝缘层8、第二绝缘层6、第一绝缘层2和栅极1，从而像素电极延长部92全部都与栅极1形成交叠。由于像素电极9的像素电极延长部92全部与栅极1形成交叠，因此增大了与源极连接的像素电极和栅极之间的交叠面积，从而增大了栅极电位和像素电极电位之间的耦合电容cgp。

第一孔61、第二孔81以及公共电极孔71均为同心设置，第一孔61、第二孔81和公共电极孔71可以是方形孔或圆形孔等其他规则形状的开口，优选地，如图9所示，第一孔61、第二孔81和公共电极孔71均为方形孔。其中，第一孔61和第二孔81组合形成绝缘层孔，像素电极9通过第一孔61和第二孔81形成的绝缘层孔与源极5接触并且电性连接。

公共电极孔71的孔径大于第一孔61和第二孔81形成的绝缘层孔的孔径。像素电极9与公共电极7之间不接触，第三绝缘层8设置在像素电极9与公共电极7之间，并且第三绝缘层8覆盖公共电极孔71开口的侧面。

作为可替换的实施例，在像素电极延长部92下方的第三绝缘层8上也可以设置有第二孔（图未示），使像素电极延长部92位于第二孔中，从而像素电极延长部92下方依次是第二绝缘层6、第一绝缘层2和栅极1，第三绝缘层8设置在像素电极延长部92与公共电极7之间。

在上述实施例中，通过延伸了最后打开的一路时钟信号控制的像素的源极以及像素电极的形状，形成了源极延伸部和像素电极延伸部，增大了与像素电极连接的源极和栅极之间的交叠面积以及与源极连接的像素电极和栅极之间的交叠面积，从而以此增大耦合电容cgp，在不需要增加任何额外的补偿信号和补偿电路的前提下，差异化的设计像素内的耦合电容cgp，以此达到使各像素电极受到的总回馈电压一致的效果。

本发明还公开了一种多路分用电路，该多路分用电路采用了上述的像素补偿方法并且应用于上述液晶显示装置。

此外，本发明的多路分用电路、液晶显示装置以及像素补偿方法可适用于任何的像素结构，增大栅极电位和显示电极电位之间的耦合电容cgp的方法也不仅仅局限于增大交叠面积，根据电容计算公式c=ε*s/d可知，还有多种增大cgp的方案，上述实施例仅是加大交叠面积s中的几种，需要说明的是，任何有助于增大栅极电位和显示电极电位之间的耦合电容cgp方式都应该包含在本发明的实施范围之内。

本发明对采用多路分用电路的面板以n个像素为单元，针对它们像素内的像素电极和栅极之间的耦合电容cgp进行差异化设计，特别是把由最后打开的一路信号控制的像素的cgp进行适当的加大，使它们受到的共同栅极gn的反馈电压差异能够抵消不同时钟信号ck带来的反馈电压差异，从而使它们受到的总的反馈电压相等，进而可避免出现色偏、闪烁、横竖条纹等显示不良。

本发明的多路分用电路、液晶显示装置以及像素补偿方法，采用像素自补偿方式补偿n个像素电极电位和栅极电位之间的耦合电容cgp的大小，尤其是将最后打开的一路时钟信号控制的像素的耦合电容cgp进行适当的加大以实现n个像素总的反馈电压一致。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。