一种耦合光栅的制备方法与流程

本申请涉及一种硅基光电子制造技术，尤其涉及一种耦合光栅的制备方法。

背景技术：

现有技术中，在耦合光栅的制备过程中可以将soi衬底沿水平方向分为poly-si光栅区和si光栅区，耦合光栅的常规制作方法如下：在soi衬底上沉积poly-si层4，进行第一次刻蚀，仅保留poly-si光栅区内的poly-si层4，其余的poly-si层4被刻蚀；对poly-si光栅区内的poly-si层4和顶硅层3进行第二次刻蚀，得到poly-si光栅a；对si光栅区内的顶硅层3进行第三次刻蚀，得到si光栅b，参见图1a至图1c。显然地，采用上述方法需要使用三层光刻版进行三次刻蚀才能够形成poly-si光栅a和si光栅b，过程复杂，且精度较高光刻版的成本较高，进而增加耦合光栅的制备成本。

技术实现要素：

鉴于上述的分析，本申请旨在提供一种耦合光栅的制备方法，解决了现有技术中耦合光栅制备过程复杂、使用光刻版数量较多、成本较高的问题。

本申请的目的主要是通过以下技术方案实现的：

本申请提供了一种耦合光栅的制备方法，包括如下步骤：

提供一soi衬底，soi衬底沿水平方向分为poly-si光栅区和si光栅区，在soi衬底的表面依次形成poly-si层和硬掩膜层；

对硬掩膜层和poly-si层进行光刻和刻蚀，刻蚀至顶硅层表面，在poly-si光栅区形成第一光栅结构；

对第一光栅结构对应的顶硅层和si光栅区的顶硅层进行刻蚀，形成poly-si光栅和si光栅，制得耦合光栅。

在一种可能的设计中，对硬掩膜层和poly-si层进行光刻和刻蚀，刻蚀至顶硅层表面，在poly-si光栅区形成第一光栅结构包括如下步骤：

在硬掩膜层远离soi衬底一侧形成第一光刻胶层；

对第一光刻胶层、硬掩膜层和poly-si层进行光刻和刻蚀，刻蚀至顶硅层表面，去除第一光刻胶层，在poly-si光栅区形成第一光栅结构。

在一种可能的设计中，对第一光栅结构对应的顶硅层和si光栅区的顶硅层进行刻蚀，形成poly-si光栅和si光栅包括如下步骤：

在第一光栅结构和顶硅层形成第二光刻胶层；

对第一光栅结构和si光栅区对应的第二光刻胶层进行光刻和显影，使得第一光栅结构区域打开，在si光栅区内将第二光栅结构图形转移至第二光刻胶层；

利用硬掩膜层和第二光刻胶层作为刻蚀阻挡层对第一光栅结构对应的顶硅层和第二光栅结构对应的顶硅层进行刻蚀，去除剩余的第二光刻胶层，形成poly-si光栅和si光栅。

在一种可能的设计中，poly-si光栅的厚度为198nm～242nm；si光栅的厚度为63nm～77nm。

在一种可能的设计中，硬掩膜层为sin层或sio2层。

在一种可能的设计中，sin层采用pecvd工艺或lpcvd工艺制成；sio2层采用pecvd或lpcvd工艺制成。

在一种可能的设计中，硬掩膜层的厚度为3nm～20nm。

在一种可能的设计中，形成poly-si光栅和si光栅之后，制得耦合光栅之前还包括如下步骤：清洗去除剩余的硬掩膜层。

在一种可能的设计中，硬掩膜层为sin层，采用h3po4清洗去除剩余的硬掩膜层；硬掩膜层为sio2层，采用hf清洗去除剩余的硬掩膜层。

在一种可能的设计中，soi衬底包括层叠的si基底、埋氧层和顶硅层，soi衬底的制备方法包括如下步骤：

提供一si基底；

在si基底的表面形成埋氧层和顶硅层。

与现有技术相比，本申请至少可实现如下有益效果之一：

a)本申请提供的耦合光栅的制备方法，采用硬掩膜结合自对准工艺，仅在步骤3和步骤5中涉及光刻，也就是说，仅需要进行两次光刻，使用两次光刻版就能够形成poly-si光栅和si光栅，完成耦合光栅的制备，从而减少了光刻版的使用次数和使用数量，简化了耦合光栅的制备过程，降低了耦合光栅的制备成本。

b)本申请提供的耦合光栅的制备方法，在实际应用中，硬掩膜层的厚度由poly-si层的刻蚀选择比决定，由于poly-si层对sio2的刻蚀选择比高于对sin的刻蚀选择比，sin层或sio2层作为硬掩膜层时，sio2层的厚度可以小于sin层，因此，相比于sin层，sio2层能够更方便地去除，减少对poly-si层的损失。

本申请的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本申请的限制，在整个附图中，相同的参考符号表示相同的部件。

图1a至图1c为现有中耦合光栅的制备流程图；

图2a至图2h为本申请的耦合光栅中步骤1至步骤7的制备流程图。

附图标记：

a-poly-si光栅；b-si光栅；1-si基底；2-阻挡氧化层；3-顶硅层；4-poly-si层；5-硬掩膜层；6-第一光刻胶层；7-第二光刻胶层。

具体实施方式

下面结合附图来具体描述本申请的优选实施例，其中，附图构成本申请的一部分，并与本申请的实施例一起用于阐释本申请的原理。

本申请提供了一种耦合光栅的制备方法，参见图2a至图2g，包括如下步骤：

步骤1：提供一soi衬底，该soi衬底沿水平方向可以分为poly-si光栅区和si光栅区，其中，poly-si光栅区为用于形成poly-si光栅a的区域，si光栅区为用于形成si光栅b的区域，在soi衬底的表面依次形成poly-si层4和硬掩膜层5，参见图2a；

步骤2：在硬掩膜层5远离soi衬底一侧形成第一光刻胶层6，参见图2b；

步骤3：对第一光刻胶层6、硬掩膜层5和poly-si层4进行光刻和刻蚀，刻蚀至顶硅层3(顶层硅，top-si)表面，去除第一光刻胶层6，在poly-si光栅区形成第一光栅结构，可以理解的是，沿逐渐远离soi衬底的方向，该第一光栅结构可以包括依次层叠的剩余的poly-si层4和硬掩膜层5，参见图2c和图2d；

步骤4：在第一光栅结构和soi衬底的顶硅层3形成第二光刻胶层7，参见图2e；

步骤5：对第一光栅结构和si光栅区对应的第二光刻胶层7进行光刻和显影，使得第一光栅结构区域打开，在si光栅区内将第二光栅结构图形转移至第二光刻胶层，参见图2f；

步骤6：利用硬掩膜层5和第二光刻胶层7作为刻蚀阻挡层，采用自对准工艺，对第一光栅结构对应的顶硅层3和第二光栅结构对应的顶硅层3进行刻蚀，参见图2g；

步骤7：去除剩余的第二光刻胶层7，形成poly-si光栅a和si光栅b，制得耦合光栅，参见图2h。

与现有技术相比，本申请提供的耦合光栅的制备方法，采用硬掩膜结合自对准工艺，仅在步骤3和步骤5中涉及光刻，也就是说，仅需要进行两次光刻，使用两次光刻版就能够形成poly-si光栅a和si光栅b，完成耦合光栅的制备，从而减少了光刻版的使用次数和使用数量，简化了耦合光栅的制备过程，降低了耦合光栅的制备成本。

需要说明的是，为了能够有效提升光栅耦合效率，上述poly-si光栅a的厚度可以控制在198nm～242nm，si光栅b的厚度可以控制在63nm～77nm。相应地，上述制备方法中，在步骤1中，可以在soi衬底的表面依次形成厚度为135nm～165nm的poly-si层4和硬掩模层5，步骤6中，可以对第一光栅结构对应的顶硅层3和第二光栅结构对应的顶硅层3进行厚度为63nm～77nm的刻蚀，从而形成厚度为198nm～242nm的poly-si光栅a和厚度为63nm～77nm的si光栅b。

示例性地，上述硬掩膜层5可以为sin层或sio2层，其中，可以采用pecvd(plasmaenhancedchemicalvapordeposition，等离子体增强化学的气相沉积法)或lpcvd(lowpressurechemicalvapordeposition，低压力化学气相沉积法)工艺生长一层sin作为硬掩膜层5，或者，采用pecvd(plasmaenhancedchemicalvapordeposition，等离子体增强化学的气相沉积法)或lpcvd工艺生长一层sio2作为硬掩膜层5，其中，pecvd工艺具有基本温度低、沉积速率快、成膜质量好、针孔较少以及不易龟裂等特点，且不损失poly-si层4表面的si，采用此种工艺能够得到质量较好的硬掩膜层5，从而能够提高硬掩膜层5的阻挡效果，减少poly-si层4的损耗。

需要说明的是，在实际应用中，硬掩膜层5的厚度由poly-si层4的刻蚀选择比决定，由于poly-si层4对sio2的刻蚀选择比高于对sin的刻蚀选择比，sin层或sio2层作为硬掩膜层5时，sio2层的厚度可以小于sin层，因此，相比于sin层，sio2层能够更方便地去除，减少对poly-si层4的损失。

为了保证硬掩膜层5能够有效地阻挡刻蚀，上述硬掩膜层5的厚度可以控制在3nm～20nm，例如，10nm～20nm。厚度适中的硬掩膜层5，不仅能够有效阻挡刻蚀，防止硬掩膜层5下方的poly-si层4发生损耗，保证poly-si光栅a图案的精度，还能够在保证有效阻挡的基础上，适当减小硬掩膜层5的厚度，使得在后续步骤中能够更方便地去除掩膜层。

由于上述硬掩膜层5的厚度较薄，因此，在形成poly-si光栅a和si光栅b之后，制得耦合光栅之前可以通过清洗去除剩余的硬掩膜层5。

示例性地，硬掩膜层5为sin层时，可以采用h3po4清洗去除剩余的硬掩膜层5，这是因为，h3po4对sin的腐蚀速率明显大于对poly-si层4的腐蚀速率，h3po4对poly-si层4的腐蚀很慢，从而能够保证在去除sin层的基础上，减少对poly-si层4的腐蚀，提高poly-si光栅a图案的精度。

硬掩膜层5为sio2层时，可以采用hf清洗去除剩余的硬掩膜层5，同样地，这是因为，h3po4对sio2的腐蚀速率明显大于对poly-si层4的腐蚀速率，h3po4对poly-si层4的腐蚀极慢。

对于soi衬底的结构，具体来说，其可以包括层叠的si基底1、埋氧层2(barrieroxide，box)以及厚度为198nm～242nm的顶硅层3，相应地，上述soi衬底可以采用如下方法制得：

提供一si基底1；

在si基底1的表面形成埋氧层2和顶硅层3。

可以理解的是，顶硅层3远离si基底1一侧依次形成有poly-si层4和硬掩膜层5。

以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。