一种用于光模块的芯片阵列的贴装方法与流程

本发明涉及光通信领域，具体涉及一种用于光模块的芯片阵列的贴装方法。

背景技术：

随着信息时代的到来，数据传输所需要的带宽越来越大，因此骨干网均使用光纤传输。但光纤进入终端后，仍然需要将光信号转换为电信号。光模块(opticalmodule)是一类能够完成光电信号相互转换功能的模块组件。光模块主要由电路部分和光路部分两大部分组成：电路部分主要用于电信号的处理传输，光路部分主要负责光信号传输。在光模块的制造过程中，光路部分的光组件位置对准过程是比较重要的，称之为光路耦合或者光组件耦合。具体地，就是发射光信号的光源芯片或接收光信号的探测芯片(以下简称芯片)需要对准传输光信号的透镜。否则，容易耦合失败，甚至造成整个光模块的失效。

在光模块的耦合系统中，透镜越来越向多通道一体化集成发展，即一个透镜需要对应多个芯片，多个芯片称为芯片阵列。图1为100g-q28收发一体光模块系统的芯片和透镜的位置关系示意图。其中，lens为透镜，chiparry为芯片阵列，4×25gvcselarry为4个25g带宽的光源芯片阵列，具体是垂直腔面发射激光器(vcsel，verticalcavitysurfaceemittinglaser)，4×25gpdarry为4个25g带宽的探测芯片阵列，具体是光电二极管(pd，photo-diode)。

随着光模块集成速率越来越高，芯片阵列的通道数越来越多。这样，就对芯片阵列中每个芯片的位置精度要求越来越高。

技术实现要素：

有鉴于此，本发明实施例期望提供一种用于光模块的芯片阵列的贴装方法，能提高芯片阵列中芯片的位置精度。

为达到上述目的，本发明实施例提供了一种用于光模块的芯片阵列的贴装方法，所述方法包括：

根据印制电路板的预设标志，在芯片阵列预设位置的两端分别贴装第一芯片和第二芯片两片芯片；

根据贴装完成的所述第一芯片和所述第二芯片的预设标志，确定第一贴装基准线；

根据所述第一贴装基准线，贴装剩余的芯片，完成所述芯片阵列的贴装。

上述方案中，所述根据印制电路板的预设标志，在芯片阵列预设位置的两端分别贴装第一芯片和第二芯片两片芯片，包括：

根据印制电路板的预设标志，确定初始贴装基准线；

根据所述初始贴装基准线，在所述芯片阵列预设位置的两端贴装所述第一芯片和所述第二芯片。

上述方案中，所述根据贴装完成的所述第一芯片和所述第二芯片的预设标志，确定第一贴装基准线，包括：

根据贴装完成的所述第一芯片和所述第二芯片的预设标志，对所述初始贴装基准线进行修正，确定第一贴装基准线。

上述方案中，所述根据所述第一贴装基准线，贴装剩余的芯片，完成所述芯片阵列的贴装，包括：

根据所述第一贴装基准线，从所述芯片阵列预设位置的任意一端开始，顺序贴装剩余的芯片，直至贴装完成。

上述方案中，所述根据所述第一贴装基准线，贴装剩余的芯片，完成所述芯片阵列的贴装，包括：

根据所述第一贴装基准线，在所述芯片阵列预设位置的两端，接着已经贴装完成的所述第一芯片和所述第二芯片之后，分别贴装第三芯片和第四芯片两片芯片；

根据所述第三芯片、所述第四芯片的预设标志和所述第一贴装基准线，确定第二贴装基准线；

根据所述第二贴装基准线，接着已经贴装完成的所述第三芯片和所述第四芯片之后，分别贴装第五芯片和第六芯片两片芯片；

根据所述第五芯片、第六芯片的预设标志和所述第二贴装基准线，确定第三贴装基准线；

以此类推，顺序贴装剩余的芯片，直至贴装完成。

上述方案中，所述根据所述第一贴装基准线，贴装剩余的芯片，完成所述芯片阵列的贴装，包括：

根据所述第一贴装基准线，在所述芯片阵列靠近所述第一芯片的一端，接着已经贴装完成的所述第一芯片之后，贴装第三芯片；

根据所述第二芯片、所述第三芯片的预设标志和所述第一贴装基准线，确定第二贴装基准线；

根据所述第二贴装基准线，在所述芯片阵列靠近所述第二芯片的一端，接着已经贴装完成的所述第二芯片之后，贴装第四芯片；

根据所述第三芯片、所述第四芯片的预设标志和所述第二贴装基准线，确定第三贴装基准线；

以此类推，顺序贴装剩余的芯片，直至贴装完成。

本发明实施例的用于光模块的芯片阵列的贴装方法，通过优化芯片贴装的顺序，使芯片的贴装基准线更符合设计要求，大大提高了芯片阵列中芯片的位置精度。

本发明实施例的其他有益效果将在具体实施方式中结合具体技术方案进一步说明。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要的说明。应当理解，下面描述的附图仅仅是本发明实施例的一部分附图，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为光模块中芯片和透镜的位置关系示意图；

图2为本发明实施例用于光模块的芯片阵列的贴装方法的流程示意图；

图3为本发明实施例用于光模块的芯片阵列的贴装方法在印制电路板的示意图一；

图4为本发明实施例用于光模块的芯片阵列的贴装方法在印制电路板的示意图二。

具体实施方式

需要说明的是，在本发明中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的方法或者装置不仅包括所明确记载的要素，而且还包括没有明确列出的其他要素，或者是还包括为实施方法或者装置所固有的要素。

除非另有说明和限定，术语“连接”应做广义理解。例如，可以是电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

如有涉及的术语“第一\第二\第三”，仅是区别类似的对象，不代表针对对象的特定排序。可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序。

本发明实施例提供了一种用于光模块的芯片阵列的贴装方法，所述方法包括：

根据印制电路板的预设标志，在芯片阵列预设位置的两端分别贴装第一芯片和第二芯片两片芯片；

根据贴装完成的所述第一芯片和所述第二芯片的预设标志，确定第一贴装基准线；

根据所述第一贴装基准线，贴装剩余的芯片，完成所述芯片阵列的贴装。

本发明实施例的用于光模块的芯片阵列的贴装方法，通过优化芯片贴装的顺序，使芯片的贴装基准线更符合设计要求，大大提高了芯片阵列中芯片的位置精度。

以下结合附图及具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。并且，下面描述的实施例，仅仅是本发明的一部分实施例，而不是全部的实施例。本技术领域的普通技术人员，根据这些实施例，在不付出创造性劳动的前提下获得的所有其它实施例，均属于本发明保护的范围。

如图1所示，本发明实施例提供了一种用于光模块的芯片阵列的贴装方法，所述方法可以由芯片贴装设备实施，所述方法包括：

步骤101：根据印制电路板的预设标志，在芯片阵列预设位置的两端分别贴装第一芯片和第二芯片两片芯片；

步骤102：根据贴装完成的所述第一芯片和所述第二芯片的预设标志，确定第一贴装基准线；

步骤103：根据所述第一贴装基准线，贴装剩余的芯片，完成所述芯片阵列的贴装。

具体地，上述步骤101中，所述根据印制电路板的预设标志，在芯片阵列预设位置的两端分别贴装第一芯片和第二芯片两片芯片，包括：

根据印制电路板的预设标志，确定初始贴装基准线；

根据所述初始贴装基准线，在所述芯片阵列预设位置的两端贴装所述第一芯片和所述第二芯片。

这里的印制电路板可以是pcb(printedcircuitboard)，也可以是pcba(printedcircuitboard+assembly)。

预设位置是指芯片阵列的设计位置，即光模块中，芯片在印制电路板上的布局位置。

这里的所述芯片阵列一般为只有一排的多个芯片，主要是因为透镜都是多通道的，但多个通道只在一个方向上平行排列。这里，所述印制电路板的预设标志，是为了便于确定所述芯片阵列的贴装基准线，在芯片的相应位置上指定的标志或特意制作的标志，即图2、3中的电路板标志1和电路板标志2，确定的原理是两点成一线。确定贴装基准线后，贴装所述芯片时，将芯片的中心对准所述贴装基准线，即可符合设计的贴装要求。由于印制电路板的标志比较粗糙，位置准确度也不高，因此确定的贴装基准线称为初始贴装基准线。如图2所示，由于印制电路板的标志比较粗糙，确定的初始贴装基准线是向下倾斜的。在图2中，所述第一芯片为芯片1，第二芯片为芯片n。

具体地，上述步骤102中，所述根据贴装完成的所述第一芯片和所述第二芯片的预设标志，确定第一贴装基准线，包括：

根据贴装完成的所述第一芯片和所述第二芯片的预设标志，对所述初始贴装基准线进行修正，确定第一贴装基准线。

由于印制电路板的标志比较粗糙，位置准确度也不高，因此在所述第一芯片和所述第二芯片贴装完成后，需要根据所述第一芯片和所述第二芯片的标志进行修正，重新确定贴装基准线。这里，所述第一芯片和所述第二芯片的预设标志，同印制电路板的标志，是为了便于贴装所述芯片阵列，在芯片的相应位置上指定的标志或特意制作的标志。

重新确定的贴装基准线称之为第一贴装基准线。所述第一芯片和所述第二芯片由于是半导体，加工精度比较高，其上面相应的标志或特意制作的标志相对比较准确，因此重新确定的第一贴装基准线，准确度比初始贴装基准线更高。

进一步地，如图2所示，本方法中确定第一贴装基准线的第一芯片和第二芯片为所述芯片阵列两端的芯片，即x方向两端的芯片，因为x方向的长度远大于y方向的宽度。因此，根据数学原理可知，通过x方向两端的芯片确定的第一贴装基准线的位置误差比较小。

相反，如果如图3所示，所述第二芯片为紧接着所述第一芯片(芯片1)的芯片2，则由于两者的距离比较短，所述第一芯片和所述第二芯片上标志的位置误差会被放大，即第一贴装基准线的位置误差比较大。图3为了便于读者理解，对第一贴装基准线的位置误差进行了放大。实际上，第一贴装基准线的位置误差是小于初始贴装基准线的，但是大于图2中第一贴装基准线的位置误差。

具体地，上述步骤103中，所述根据所述第一贴装基准线，贴装剩余的芯片，完成所述芯片阵列的贴装，可以包括三种方式：

第一种方式：根据所述第一贴装基准线，从所述芯片阵列预设位置的任意一端开始，顺序贴装剩余的芯片，直至贴装完成。由于第一贴装基准线的准确度比较高，因此剩余的芯片全部以第一贴装基准线为基准进行贴装，即贴装的整个顺序是芯片1、芯片n、芯片2、芯片3……芯片n-1，这样，芯片的位置还是比较准确的。第一种方式如图2所示。

第二种方式包括以下步骤：

1)根据所述第一贴装基准线，在所述芯片阵列预设位置的两端，接着已经贴装完成的所述第一芯片和所述第二芯片之后，分别贴装第三芯片和所述第四芯片两片芯片。顺序是从两端向中间靠拢，下同。

2)根据所述第三芯片、所述第四芯片的预设标志和所述第一贴装基准线，确定第二贴装基准线。具体地，可以将所述第三芯片和所述第四芯片确定的贴装基准线和所述第一贴装基准线之间取中间值，下同。这样，可以减少所述第一芯片和所述第二芯片上的标志的误差影响，比第一种贴装方式更准确。

3)根据所述第二贴装基准线，接着已经贴装完成的所述第三芯片和所述第四芯片之后，分别贴装第五芯片和第六芯片两片芯片。

4)根据所述第五芯片、第六芯片的预设标志和所述第二贴装基准线，确定第三贴装基准线。同步骤2)，可以减少单个芯片标志的误差。

以此类推，顺序贴装剩余的芯片，直至贴装完成，即贴装的整个顺序是芯片1、芯片n、芯片2、芯片n-1、芯片3、芯片n-2……芯片n/2+1。第二种方式未通过附图示出，但可以参考图2。

第三种方式包括以下步骤：

1)根据所述第一贴装基准线，在所述芯片阵列靠近所述第一芯片的一端，接着已经贴装完成的所述第一芯片之后，贴装第三芯片。顺序是从两端向中间靠拢，下同。

2)根据所述第二芯片、所述第三芯片的预设标志和所述第一贴装基准线，确定第二贴装基准线。具体地，可以将所述第二芯片和所述第三芯片确定的贴装基准线和所述第一贴装基准线之间取中间值，下同。这样，可以减少所述第一芯片和所述第二芯片上的标志的误差影响。

3)根据所述第二贴装基准线，在所述芯片阵列靠近所述第二芯片的一端，接着已经贴装完成的所述第二芯片之后，贴装第四芯片；

4)根据所述第三芯片、所述第四芯片的预设标志和所述第二贴装基准线，确定第三贴装基准线。同步骤2)，可以减少单个芯片标志的误差。

以此类推，顺序贴装剩余的芯片，直至贴装完成，即贴装的整个顺序同第二种方式，但是每贴装一次，重新确定贴装基准线，这样芯片位置更准确。第二种方式未通过附图示出，但可以参考图2。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。