液晶显示面板及液晶显示装置的制作方法

本申请涉及显示技术领域，具体涉及一种液晶显示面板及液晶显示装置。

背景技术：

gatedriveronarray，简称goa，也就是利用现有的薄膜晶体管阵列制程将行扫描驱动信号电路制作在阵列基板上，实现逐行扫描的驱动方式。

现有的液晶显示面板中设置有公共电极走线。在液晶显示面板中，希望公共电极走线越稳越好，通常的做法是将公共电极走线加粗。但是，液晶显示面板的空间有限，没有足够的空间设置公共电极走线，这就使得公共电极走线不能够设置的足够粗，从而会影响液晶显示面板的稳定性。

技术实现要素：

本申请实施例的目的在于提供一种液晶显示面板及液晶显示装置，能够解决现有的液晶显示面板的空间有限，没有足够的空间设置公共电极走线，使得公共电极走线不能够设置的足够粗，从而会影响液晶显示面板的稳定性的技术问题。

本申请实施例提供一种液晶显示面板，包括包括显示区域、goa电路区域以及设置在所述显示区域与所述goa电路区域之间的第一公共电极走线；其中，

所述显示区域靠近所述goa电路区域的一侧设置有多个虚拟像素，所述多个虚拟像素沿列方向排列，每一所述虚拟像素均包括一虚拟像素电极，所述第一公共电极走线与每一所述虚拟像素电极连接。

在本申请所述的液晶显示面板中，所述虚拟像素电极呈块状。

在本申请所述的液晶显示面板中，所述虚拟像素电极均呈正方形块状或者圆形块状。

在本申请所述的液晶显示面板中，所述第一公共电极走线与所述虚拟像素电极位于不同层。

在本申请所述的液晶显示面板中，所述液晶显示面板上设置有多个第一过孔组，所述多个第一过孔组与所述多个虚拟像素一一对应，所述第一公共电极走线通过多个所述第一过孔组与多个所述虚拟像素电极连接。

在本申请所述的液晶显示面板中，所述第一公共电极走线沿列方向延伸设置。

在本申请所述的液晶显示面板中，所述显示区域上设置有多条第二公共电极走线，所述多条第二公共电极走线沿行方向排列，所述第一公共电极走线与多条所述第二公共电极走线连接，且所述第一公共电极走线与所述第二公共电极走线位于不同层。

在本申请所述的液晶显示面板中，所述第二公共电极走线沿列方向延伸设置。

在本申请所述的液晶显示面板中，所述显示区域上设置有多条扫描线，所述多条扫描线沿行方向排列，且所述多条扫描线与所述多条第二公共电极走线位于同一层；所述goa电路区域上设置有goa电路；其中，

所述液晶显示面板设置有多个第三过孔组，所述多个第三过孔组与所述多条扫描线一一对应，所述goa电路通过所述第三过孔组与所述多条扫描线连接。

本申请实施例还提供一种液晶显示装置，包括背光模组以及设置在所述背光模组上的以上所述的液晶显示面板。

本申请实施例提供的液晶显示面板及液晶显示装置，通过将设置在显示区域与goa电路区域之间的第一公共电极走线与虚拟像素电极连接，虚拟像素电极与彩膜基板上的电极形成的电容相当于并联在第一公共电极走线与彩膜基板上的电极形成的电容上，这相当于加大了第一公共电极走线与彩膜基板上的电极形成的电容，从而可以提高液晶显示面板的稳定性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的液晶显示面板的结构示意图；以及

图2为图1中的显示像素与虚拟像素的结构比较示意图。

图3为图1中的液晶显示面板的结构沿着aa线的剖视图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多条”的含义是两条或两条以上，除非另有明确具体的限定。

请参阅图1，图1为本申请实施例提供的液晶显示面板的结构示意图。如图1所示，本申请实施例提供的液晶显示面板10包括显示区域101、goa电路区域102以及设置在显示区域101与goa电路区域102之间的第一公共电极走线103。可以理解的，该goa电路区域102设置在显示区域101相对的两侧，该第一公共电极走线103设置在显示区域101相对的两侧。

其中，显示区域101上设置有多个呈阵列排布的像素111，该多个像素111包括多个显示像素1011以及多个虚拟像1012素，该多个虚拟像素1012设置在显示区域101靠近goa电路区域102的一侧，且该多个虚拟像素1012沿列方向排列。可以理解的，在本申请实施例中，多个虚拟像素1012形成两列虚拟像素列，在显示区域101相对的两侧分别设置有一列虚拟像素列；该多个显示像素1011呈阵列设置在两列虚拟像素列之间；显示像素1011用于显示，虚拟像素1012仅仅只是为刻蚀均匀性考量而设置的。

请继续参阅图1，第一公共电极走103与虚拟像素电极10121连接，虚拟像素电极10121与彩膜基板上的电极形成的电容相当于并联在第一公共电极走线103与彩膜基板上的电极形成的电容上，这相当于加大了第一公共电极走线103与彩膜基板上的电极形成的电容，从而可以提高液晶显示面板10的稳定性。

进一步的，请参阅图2，图2为图1中的显示像素与虚拟像素的结构示意图。结合图1、图2所示，显示像素1011包括显示像素电极10111，显示像素像素电极设计为“米”字型，包含条状的竖直主干、条状的水平主干、以及分别与水平主干、竖直主干呈一定夹角的条状分支，通常，条状分支与水平主干之间的角度为±45度，±135度。各条状分支与竖直主干和水平主干位于同一平面上。其中竖直主干和水平主干中心垂直相交，所谓的中心垂直相交，即指竖直主干和水平主干相互垂直，垂直相交的中心附近的区域即为该显示像素电极10111的中心区域，该竖直主干和水平主干将整个像素面积平均分成4个区域，每个区域都由与竖直主干或水平主干呈一定角度的条状分支平铺组成。也即，显示像素电极设置成条状。虚拟像素1012包括虚拟像素电极10121，虚拟像素电极设置成块状，即在一个虚拟像素1012对应的区域覆盖有虚拟像素电极10121。需要说明的是，显示像素1011与虚拟像素1012的其他结构相同，在此不做赘述。比如，显示像素1011与虚拟像素1012的薄膜晶体管结构相同。

在本实施例中，该虚拟像素电极10121设计成块状，并且通过过孔与第一公共电极走线103连接。其中，该虚拟像素电极10121可以为矩形块状、正方形块状或者圆形块状。从而增大了该虚拟像素电极10121与彩膜基板上的电极的正对面积，从而进一步增大了第一公共电极走线103与彩膜基板上的电极形成的电容。

请同时参照图3，其中，第一公共电极走线103与虚拟像素电极10121位于不同层。液晶显示面板10上设置有多个第一过孔组104，多个第一过孔组104与多个虚拟像素1012一一对应，第一公共电极走线103通过多个第一过孔组104与多个虚拟像素电极10121连接。其中，每个第一过孔组104均包括多个第一过孔，本申请实施例通过设置多个第一过孔，从而可以保证第一公共电极线103与虚拟像素电极1012充分连接。

进一步的，显示区域101上还设置有多条第二公共电极走线106，多条第二公共电极走线106沿行方向排列，第一公共电极走线103与多条第二公共电极走线106连接，且第一公共电极走线103与第二公共电极走线106位于不同层。

相应的，液晶显示面板10上还设置有多个第二过孔组105，多个第二过孔组105与多条第二公共电极走线106一一对应，第一公共电极走线103通过多个第二过孔组105与多条第二公共电极走线106连接。其中，每个第二过孔组105均包括多个第二过孔，本申请实施例通过设置多个第二过孔，从而可以保证第一公共电极走线103与第二公共电极走线均106充分连接。

其中，显示区域101上还设置有多条扫描线107，多条扫描线107沿行方向排列，且多条扫描线107与多条第二公共电极走线106位于同一层。goa电路区域上102设置有goa电路，该goa电路与多条扫描线107连接。

相应的，液晶显示面板上还设置有多个第三过孔组108，多个第三过孔组108与多条扫描线107一一对应，goa电路通过第三过孔组108与多条扫描线107连接。其中，每个第三过孔组108均包括多个第三过孔，本申请实施例通过设置多个第三过孔，从而可以保证goa电路与扫描线107充分连接。

在本申请实施例的液晶显示面板中，每条第一公共电极走线103沿行方向延伸设置；每条第二公共电极走线106沿列方向延伸设置。

本申请实施例提供的液晶显示面板，通过将设置在显示区域与goa电路区域之间的第一公共电极走线与虚拟像素电极连接，虚拟像素电极与彩膜基板上的电极形成的电容相当于并联在第一公共电极走线与彩膜基板上的电极形成的电容上，这相当于加大了第一公共电极走线与彩膜基板上的电极形成的电容，从而可以提高液晶显示面板的稳定性。

本申请实施例还提供一种液晶显示装置，包括背光模组以及设置在背光模组上的液晶显示面板，该液晶显示面板为以上所述的液晶显示面板，具体可参照以上所述，在此不做赘述。

以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。