一种阵列基板、显示面板、显示装置及驱动方法与流程

本发明实施例涉及显示技术领域，尤其涉及一种阵列基板、显示面板、显示装置及驱动方法。

背景技术：

随着显示技术的不断发展，液晶面板、显示器等显示设备不断向着轻薄化、大屏化、低功耗和高清晰度的方向发展。

对于尺寸越来越大，分辨率越来越高的显示面板，其每条扫描线上需连接同一行的所有像素变得越多。利用扫描线打开像素中的薄膜晶体管，再通过数据线向该行的各个像素依次提供数据信号，实现像素充电的过程中，扫描线上提供的扫描信号会由于负载过多，造成充电延迟，影响了像素的显示效果。

技术实现要素：

本发明提供一种阵列基板、显示面板、显示装置及驱动方法，用于避免扫描线的负载过多，减少充电延迟，保证显示效果。

第一方面，本发明实施例提供了一种阵列基板，包括：

多个像素电路行，所述多个像素电路行沿列方向依次排列，每个所述像素电路行包括多个沿行方向排列的像素电路；

多个扫描线组，所述多个扫描线组沿列方向依次排列，所述扫描线组与所述像素电路行一一对应设置；

每个像素电路行包括至少两个像素电路组，所述扫描线组包括至少两条扫描线，所述扫描线沿行方向延伸，所述至少两个像素电路组与对应的扫描线组中的所述至少两条扫描线一一对应设置，且同一所述像素电路组中的所述像素电路连接同一条所述扫描线；

不同扫描线组依次向各所述像素电路行提供扫描信号，且同一扫描线组中的扫描线同时向对应像素电路行中的所述像素电路提供扫描信号。

第二方面，本发明实施例还提供了一种显示面板的驱动方法，所述显示面板采用如第一方面所述的阵列基板，所述驱动方法包括：

通过不同的扫描线组依次向多个像素电路行提供扫描信号；

通过同一扫描线组中的至少两条扫描线同时向同一像素电路行中的像素电路提供相同的扫描信号。

第三方面，本发明实施例还提供了一种显示面板，包括如第一方面所述的阵列基板。

第四方面，本发明实施例还提供了一种显示装置，包括如第三方面所述的显示面板。

本发明实施例提供的阵列基板、显示面板、显示装置及驱动方法，通过设置多个像素电路行和多个扫描线组，每个所述像素电路行包括多个沿行方向排列的像素电路，所述扫描线组与所述像素电路行一一对应设置；每个像素电路行包括至少两个像素电路组，所述扫描线组包括至少两条扫描线，所述至少两个像素电路组与对应的扫描线组中的所述至少两条扫描线一一对应设置，且同一所述像素电路组中的所述像素电路连接同一条所述扫描线；不同扫描线组依次向各所述像素电路行提供扫描信号，且同一扫描线组中的扫描线同时向对应像素电路行中的所述像素电路提供扫描信号，实现了每个像素电路行中的像素电路的分组，从而限定了每个扫描线上的负载的数量。本发明实施例解决了现有的显示面板负载过多导致的充电延迟的问题，通过多条扫描线向像素电路提供扫描信号，不仅能够保证每行像素电路具有充足的充电时长，还能够准确地、及时地打开像素电路，避免像素充电延迟，从而保证像素电路对像素正常充电以及像素的正常显示。

附图说明

图1是现有显示面板的结构示意图；

图2是本发明实施例提供的一种阵列基板的结构示意图；

图3是本发明实施例提供的另一种阵列基板的结构示意图；

图4是本发明实施例提供的又一种阵列基板的结构示意图；

图5是本发明实施例提供的又一种阵列基板的结构示意图；

图6是本发明实施例提供的又一种阵列基板的结构示意图；

图7是本发明实施例提供的又一种阵列基板的结构示意图；

图8是本发明实施例提供的又一种阵列基板的结构示意图；

图9是本发明实施例提供的又一种阵列基板的结构示意图；

图10是本发明实施例提供的一种显示面板驱动方法流程图；

图11是本发明实施例提供的又一种阵列基板的结构示意图；

图12是本发明实施例提供的又一种阵列基板的结构示意图；

图13是本发明实施例提供的又一种阵列基板的结构示意图；

图14是本发明实施例提供的又一种阵列基板的结构示意图；

图15是本发明实施例提供的一种显示面板的结构示意图；

图16是本发明实施例提供的另一种显示面板的结构示意图；

图17是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1是现有显示面板的结构示意图，参考图1，现有的显示面板一般由很多微小的像素1以矩阵排列的形式组成的，每个像素1对应连接一个薄膜晶体管2，每个薄膜晶体管2连接扫描线21和数据线31来控制像素的电压。具体地，在水平方向上，所有的薄膜晶体管2的栅电极都连接在同一条扫描线21上；当向扫描线21施加足够大的正电压时，便可驱动该条扫描线21上连接的所有薄膜晶体管2打开。此时，同一行的各像素1会经由竖直方向的数据线31提供对应的电压信号；在像素1完成充电后，对这一行扫描线21施加足够大的负电压，关闭薄膜晶体管2，随后像素1的电压将一直保持，直到下次再重新写入电压信号，这样就完成了一整行的像素充电过程。接着打开下一条扫描线21进行充电，依次重复此过程，从而将整个视频数据写入，实现画面显示。

然而，由于现有显示面板尺寸越做越大，显示面板的像素分辨率越来越高，当扫描线21连接过多的像素1时，扫描线21负载过多，提供的电压信号不能满足部分薄膜晶体管的打开条件，影响了部分薄膜晶体管的打开状态，导致该些薄膜晶体管对应的像素所需的充电时间增长，从而使得对应的像素所需的充电时间增长，造成延迟，影响了充电效果。

基于上述问题，本发明实施例提供了一种阵列基板。该阵列基板包括：多个像素电路行，多个像素电路行沿列方向依次排列，每个像素电路行包括多个沿行方向排列的像素电路；多个扫描线组，多个扫描线组沿列方向依次排列，扫描线组与像素电路行一一对应设置；每个像素电路行包括至少两个像素电路组，扫描线组包括至少两条扫描线，扫描线沿行方向延伸，至少两个像素电路组与对应的扫描线组中的至少两条扫描线一一对应设置，且同一像素电路组中的像素电路连接同一条扫描线；不同扫描线组依次向各像素电路行提供扫描信号，且同一扫描线组中的扫描线同时向对应像素电路行中的像素电路提供扫描信号。

其中，像素电路是阵列基板上阵列排布的用于驱动像素点亮的电路结构，一般地，像素电路由薄膜晶体管、电容等组成。像素电路与显示面板的像素一一对应设置，沿行方向排布的多个像素电路组成一个像素电路行。而与像素电路行一一对应设置的扫描线组则由多条扫描线组成，扫描线沿行方向延伸，扫描线组则和像素电路行均沿列方向排列。像素电路行中设置有至少两个像素电路组，同时在对应的扫描线组中设置至少两条扫描线，则每条扫描线对应一个像素电路组，每条扫描线连接同一像素电路组中的所有像素电路。换言之，每个像素电路组中的所有像素电路由同一条扫描线来驱动打开和关闭。

在进行画面显示时，通过设置同一扫描线组中的扫描线同时向对应像素电路行中的像素电路提供扫描信号，可以保证同一行的像素电路同步开启。而通过不同扫描线组依次向各像素电路行提供扫描信号，则可保证每个像素电路行依次打开进行像素充电，完成逐行扫描，从而实现一帧画面的驱动显示。其中，当同一扫描线组中的至少两条扫描线分别在不同时间提供扫描信号时，其扫描一行像素电路的总时长较长。而本发明实施例中同一扫描线组中的扫描线同时向一像素电路行中的像素电路提供扫描信号的方案，其扫描一行像素电路的总时长较短。显然，可以理解的是，在保证显示面板的刷新频率不变的前提下，即每行像素电路的扫描时长固定的情况下，本发明实施例中每条扫描线的扫描时长等于该行像素电路的扫描总时长，即各像素电路可利用该扫描时长进行充分的充电，而将不同的扫描线分别在不同时间例如依次提供扫描信号时，则对应的扫描线的扫描时长会少于该行像素电路的扫描总时长，也即每条扫描线上的像素电路的扫描时长较短，像素的充电效果较差，从而会影响显示效果。

此外，本发明实施例中，每个像素电路行中的多个像素电路可得到划分，由不同的扫描线提供扫描信号以控制开启。相较于一条扫描线连接一个像素电路行的像素电路，通过对像素电路行中的像素电路进行分组，每条扫描线上连接的像素电路数量便可大大缩减，从而减少了扫描线上的负载。

本发明实施例提供的阵列基板，通过设置多个像素电路行和多个扫描线组，每个像素电路行包括多个沿行方向排列的像素电路，扫描线组与像素电路行一一对应设置；每个像素电路行包括至少两个像素电路组，扫描线组包括至少两条扫描线，至少两个像素电路组与对应的扫描线组中的至少两条扫描线一一对应设置，且同一像素电路组中的像素电路连接同一条扫描线；不同扫描线组依次向各像素电路行提供扫描信号，且同一扫描线组中的扫描线同时向对应像素电路行中的像素电路提供扫描信号，实现了每个像素电路行中的像素电路的分组，从而限定了每个扫描线上的负载的数量。本发明实施例提供的阵列基板，解决了现有的显示面板负载过多导致的充电延迟的问题，通过多条扫描线向像素电路提供扫描信号，不仅能够保证每行像素电路具有充足的充电时长，还能够准确地、及时地打开像素电路，避免像素充电延迟，从而保证像素电路对像素正常充电以及像素的正常显示。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图2是本发明实施例提供的一种阵列基板的结构示意图，参考图2，该阵列基板包括：多个像素电路行10，多个像素电路行10沿列方向100依次排列，每个像素电路行10包括多个沿行方向200排列的像素电路101；多个扫描线组20，多个扫描线组20沿列方向100依次排列，扫描线组20与像素电路行10一一对应设置；每个像素电路行10包括至少两个像素电路组11，扫描线组20包括至少两条扫描线21，扫描线21沿行方向200延伸，至少两个像素电路组11与对应的扫描线组20中的至少两条扫描线21一一对应设置，且同一像素电路组11中的像素电路101连接同一条扫描线21；不同扫描线组20依次向各像素电路行10提供扫描信号，且同一扫描线组20中的扫描线21同时向对应像素电路行10中的像素电路101提供扫描信号。可选地，如图2所示的阵列基板，还可设置每个像素电路行10中，不同像素电路组11中的像素电路101依次交替排列。

其中，如图2所示采用相同填充方式的像素电路101为一个像素电路组11，每个像素电路行10则包括两个像素电路组11。需要说明的是，如图2所示的阵列基板中，同一扫描线组20中包括两条扫描线21其仅为示例，且不限于两条，也可以在同一扫描线组20中设置三条或四条扫描线21。以同一扫描线组20中包括两条扫描线21为例，该两条扫描线21分别连接同一像素电路行10中的不同的像素电路101，每条扫描线21对应连接的像素电路101组成一个像素电路组11，即每个像素电路行10中包括两个像素电路组11。

在驱动显示的过程中，同一扫描线组20中的两条扫描线21同时提供扫描信号，从而将该扫描线组20对应的像素电路行10中的所有像素电路11打开，当配合向该行像素电路101依次提供数据信号时，即实现了一行像素的扫描。而对于不同行的像素，依次由不同的扫描线组20向各像素电路行10提供扫描信号，即实现了逐行扫描。当完成所有行的扫描过程后，显示面板即可显示一帧画面。

基于此，该阵列基板中还包括扫描驱动电路40，扫描驱动电路40与各扫描线组20中的扫描线21均电连接；扫描驱动电路40依次向不同的扫描线组20提供扫描信号，且同时向同一扫描线组20中的至少两条扫描线21提供扫描信号。考虑到每一像素电路行10中的像素电路101由扫描线组20同时提供扫描信号，即在每行的像素电路101进行扫描的过程中，需要对该行的各像素电路101分别进行充电，通过不同的数据线同时向同一行的各像素电路101提供数据信号。因此，位于同一行的像素电路101需连接不同的数据线。继续参考图2，该阵列基板中还设置有多条数据线31，数据线沿列方向100延伸，同一行的多个像素电路101分别连接不同的数据线31。

由图2所示的阵列基板可知，每行像素电路101分为两个像素电路组11，即每条扫描线21实际的负载为一个像素电路组11中的像素电路101，其仅为一行像素电路101的二分之一。显然，对于每条扫描线21在提供扫描信号时，均能满足其连接的各像素电路101的充电条件，避免像素的充电延迟问题，保证面板的显示效果。而且，由于每个像素电路行10中，不同像素电路组11中的像素电路101依次交替排列，在接收扫描线21的扫描信号时，相邻的且与不同扫描线21连接的像素电路101之间差异较小，从而能够保证相邻的像素显示效果相近，保证显示面板的均匀显示。此外，在固定显示面板的刷新频率的基础上，每行像素电路101具有固定的扫描总时长，由扫描线组20中的两条扫描线21同时提供扫描信号，可以保证每条扫描线21提供扫描信号的时长等于固定的每行像素电路101的扫描总时长，相比于两条扫描线21依次提供扫描信号的方案，两条扫描线21的扫描时长则为每行像素电路101扫描总时长的一半。显然，本发明实施例提供的阵列基板，可以保证每行中的像素电路101的充电时长，各像素电路101可以充分地进行充电，保证充电效果。

进一步地，本发明实施例还提供了多种阵列基板。图3是本发明实施例提供的另一种阵列基板的结构示意图，参考图3，该阵列基板中，可选地，每个像素电路行10中，各像素电路组11中的所有像素电路101位于同一区域中，不同像素电路组11中的像素电路101位于不同区域。

示例性地，如图所示，每个像素电路行10中包括三个像素电路组11，三个像素电路组11中的像素电路101分别集中于阵列基板的左侧区域、中间区域和右侧区域。对于中间区域的像素电路组11，可在其对应的扫描线21的两端同时提供相同的扫描信号，此时，可以平衡该扫描线21本身的线阻抗，避免扫描信号从一端输入时会产生衰减的问题，降低其上连接的像素电路101所接收的扫描信号的差异。

需要注意的是，在该阵列基板中，可设置每个像素电路行10包括两个、四个或其他数量的像素电路组11。图4是本发明实施例提供的又一种阵列基板的结构示意图，参考图4，该阵列基板中，每个像素电路行10包括五个像素电路组11，对应地，每个扫描线组20则对应设置有五条扫描线21。

此外，本发明实施例提供的阵列基板中，不同像素电路行10的分组方式也可设置相同，也可不同，其分组方式包括分组数量和每组中像素电路101的位置和数量。以图3所示的阵列基板中，每个像素电路行10均分为三个像素电路组11，像素电路组11中的像素电路101的数量和位置均相同，此时每个像素电路行10的分组方式一致。此时，每个扫描线组20中的各条扫描线21上能够保证具有相同的负载，从而避免负载不同导致的部分像素电路存在充电延迟的问题，使得同一像素电路行中的各像素电路能够进行正常充电，确保显示效果。

当然，也可设置各像素电路行10的分组数量不尽相同，每个像素电路组11中的像素电路101的数量和位置不尽相同，本领域技术人员可根据实际需求设置像素电路组11的数量。图5是本发明实施例提供的又一种阵列基板的结构示意图，参考图5，该阵列基板中，每个像素电路行10中各像素电路组11的像素电路101数量不同。可以理解的是，扫描线21本身存在一定的线阻抗，当扫描线较长时，距离扫描信号输入端较远位置时，扫描信号会受线阻抗的影响而衰减。对于中间区域的像素电路组11，则可设置包括较少数量的像素电路101，从而避免中间区域过多的像素电路101受扫描线线阻抗的影响。而对于边缘区域的像素电路组11，其像素电路101受扫描线21的线阻抗影响较小，则可设置较多数量的像素电路101。本领域技术人员可根据实际的需求设计每个像素电路行的分组方式，此处不多赘述。

图6是本发明实施例提供的又一种阵列基板的结构示意图，参考图6，该阵列基板中，可选地，至少一个像素电路组11包括多个子像素电路组111，每个子像素电路组111包括多个像素电路101；每个子像素电路组111中的所有像素电路101位于同一区域中，不同子像素电路组111中的像素电路101位于不同区域。具体地，如图6所示的阵列基板中，设置有一个像素电路11包括两个子像素电路组111。并且，尽管该两个子像素电路组111分别位于不同区域中，但该两个子像素电路111中的像素电路101均连接同一条扫描线21。

可选地，在此基础上，还可设置每个像素电路行中的至少两个像素电路组包括多个子像素电路组。此时，对于不同像素电路组中的子像素电路组的排布方式，本领域技术人员可根据实际需求进行合理设计和变形。图7是本发明实施例提供的又一种阵列基板的结构示意图，参考图7，该阵列基板中，可选地，至少两个像素电路组11包括多个子像素电路组111；每个像素电路行10中，不同像素电路组11中的多个子像素电路组111依次交替排列。

如上提供的各实施例中，同一扫描线组20中的扫描线21，可根据实际的布线需求进行设计。其中，参考图3-7，可选地，可设置同一扫描线组20中的至少两条扫描线21均位于对应的像素电路行10的同一侧。当然，为了避免多条扫描线21之间相互交叉，参考图2，也可设置在列方向100上，同一扫描线组20的至少两条扫描线21分别位于对应像素电路行10的两侧。图8是本发明实施例提供的又一种阵列基板的结构示意图，对比图6和图8可知，如图6所示的阵列基板中，当存在像素电路组11包括多个子像素电路组111，且子像素电路组111分别位于不同区域时，则易导致对应连接的扫描线21与其他像素电路组11对应连接的扫描线21的相互交叉，即连接不同扫描线21的像素电路101相互交错排布时，设置同一扫描线组20中的扫描线21位于对应像素电路行10的同一侧时，需要通过跨桥工艺实现绝缘交叉。而如图8所示的阵列基板中，通过合理设置可能交叉的扫描线21分别位于对应像素电路行10的两侧，可以避免扫描线21的交叉，从而避免制备过程中利用较为复杂的跨桥实现交叉绝缘，可以简化扫描线21的制备工艺，降低成本。

在阵列基板中设置数据线时，一般地，可将数据线31设置在相邻的两列像素电路101之间。除图2-8所示，将同一列的多个像素电路101均电连接同一条数据线31外，本发明实施例还提供了一种阵列基板。图9是本发明实施例提供的又一种阵列基板的结构示意图，参考图9，在如上所述的数据线31设置方式的基础上，也可设置同一列的多个像素电路101中，位于奇数行的像素电路101和位于偶数行的像素电路101分别连接相邻的两条数据线31。此时，每个像素电路行10中的像素电路101，一一对应电连接一条数据线31，即可在该行像素电路101打开时，通过数据线31输入数据信号，从而实现充电过程。

本发明实施例针对阵列基板上通过扫描信号的扫描驱动电路，同样提出了多种实施方式。首先，继续参考图2-8，阵列基板设置有扫描驱动电路40，扫描驱动电路40与各扫描线组20中的扫描线21均电连接；扫描驱动电路40依次向不同的扫描线组20提供扫描信号，且同时向同一扫描线组20中的至少两条扫描线21提供扫描信号。在此基础上，本发明实施例还提供了采用该阵列基板的显示面板的驱动方法。图10是本发明实施例提供的一种显示面板驱动方法流程图，参考图2-10，该驱动方法包括：

s110、通过不同的扫描线组依次向多个像素电路行提供扫描信号；

该步骤实质是对显示面板中的像素进行逐行扫描的过程，当完成所有行的扫描过程后，显示面板即可显示一帧画面。在向每个像素电路行10提供扫描信号时，即对应打开该像素电路行10，从而可向该行像素电路101提供数据信号。

s120、通过同一扫描线组中的至少两条扫描线同时向同一像素电路行中的像素电路提供相同的扫描信号。

该步骤则实质是对一行像素电路进行扫描的具体过程的描述。在对一行像素电路101提供扫描信号时，为了保证每条扫描线21提供扫描信号的时长最大化，不同扫描线21同步提供扫描信号，此时数据线31同步提供数据信号，进行像素充电。每条扫描线21可以充分利用该行像素的扫描时长，向像素电路101提供扫描信号，再由数据线31进行充分地充电。

此时，在驱动画面显示时，通过设置同一扫描线组20中的扫描线21同时向对应像素电路行10中的像素电路101提供扫描信号，可以保证同一行的像素电路101同步开启。相较于同一扫描线组20中的至少两条扫描线21分别在不同时间提供扫描信号，本发明实施例提供的显示面板驱动方法，可以在固定显示面板的刷新频率的基础上，保证每条扫描线21提供扫描信号的时长等于固定的每行像素电路101的扫描总时长，因而能够保证各像素电路101可以充分地进行充电，保证充电效果。

图11是本发明实施例提供的又一种阵列基板的结构示意图，参考图11，该阵列基板中，扫描驱动电路40包括第一扫描驱动电路41和第二扫描驱动电路42；在行方向上，第一扫描驱动电路41和第二扫描驱动电路42分别设置在像素电路101所在区域的两侧；第一扫描驱动电路41和第二扫描驱动电路42均包括相互级联的多个第一移位寄存模块410，第一扫描驱动电路41和第二扫描驱动电路42中的第一移位寄存模块410均与扫描线组20一一对应设置；第一移位寄存模块410包括一个移位寄存单元411和至少一个使能单元412，移位寄存单元411与至少一个使能单元412电连接，至少一个使能单元412的输出端一一对应连接同一扫描线组20中的至少一条扫描线21。

其中，第一扫描驱动电路41和第二扫描驱动电路42分别位于阵列基板左侧和右侧区域，其中设置的第一移位寄存模块410可以利用移位寄存单元411进行移位，从而实现依次向各扫描线组20提供扫描信号，进行逐行扫描。而其中设置的使能单元412，负责向对应连接的扫描线21提供扫描信号。当对应同一扫描线组20的所有使能单元412接收到移位寄存单元411提供的相同的移位信号后，通过向该些使能单元412提供相同的时钟信号，即可保证该些使能单元412同步提供扫描信号，即实现了同一行像素电路101的同步扫描和充电。本领域技术人员可根据本发明实施例提供的包含移位寄存单元和至少一个使能单元的移位寄存模块结构，合理设计移位寄存单元和使能单元的具体电路，本发明实施例不做限制。

图12是本发明实施例提供的又一种阵列基板的结构示意图，参考图12，在图11所述的阵列基板的基础上，可设置第一移位寄存模块410中包括至少一个共联使能单元4121；在第一扫描驱动电路41和第二扫描驱动电路42中，对应于同一扫描线组20的两个第一移位寄存模块41中的两个共联使能单元4121的输出端，分别与同一条扫描线21的两端电连接。

同理，本发明实施例还提供了一种阵列基板。图13是本发明实施例提供的又一种阵列基板的结构示意图，参考图13，该阵列基板中，第一移位寄存模块410包括至少一个共联使能单元4121；在第一扫描驱动电路41和第二扫描驱动电路42中，对应于同一扫描线组20的两个第一移位寄存模块41中的两个共联使能单元4121的输出端，分别与同一条扫描线21的两端电连接。

需要说明的是，如上图12和图13所示的阵列基板中，由于该两个共联使能单元4121向同一条扫描线21提供扫描信号，因此，该两个共联使能单元4121所接收的时钟信号和移位信号应保持一致，即通过相同的时钟信号和移位信号，可以控制两个共联使能单元4121输出相同扫描信号。通过在同一条扫描线21的两端分别连接一个共联使能单元4121，即可避免该扫描线21上传输的扫描信号由于线阻抗而导致的信号衰减问题，从而可避免该扫描信号21上连接的像素电路101产生充电延迟，保证充电效果。

图14是本发明实施例提供的又一种阵列基板的结构示意图，参考图14，该阵列基板中，扫描驱动电路40包括多个相互级联的第二移位寄存模块420，第二移位寄存模块420与扫描线组20一一对应设置；每个第二移位寄存模块420包括一个移位寄存单元411和至少两个使能单元412，移位寄存单元411与至少两个使能单元412电连接，至少两个使能单元412的输出端与对应的扫描线组20中的至少两条扫描线21一一对应电连接。

基于同一发明构思，本发明实施例还提供了一种显示面板，图15是本发明实施例提供的一种显示面板的结构示意图，参考图15，该显示面板包括如上实施例所述的任意一种阵列基板51。该显示面板可设置为液晶显示面板，即该显示面板还包括彩膜基板52，以及位于阵列基板51和彩膜基板52之间的液晶层53。

图16是本发明实施例提供的另一种显示面板的结构示意图，参考图16，该显示面板包括如上实施例所述的任意一种阵列基板51。该显示面板为有机发光显示面板，其中还设置包括多个发光单元510，发光单元510与阵列基板51上的像素电路一一对应电连接。

需要说明的是，本发明实施例提供的显示面板中，像素可包括红色像素、绿色像素和蓝色像素，每个像素对应由如上所述阵列基板中的像素电路所驱动，对于像素的排布方式不限于上述阵列基板中像素电路的阵列排布，本领域技术人员可根据实际需求，合理设计各种颜色的排布结构。当然，本领域技术人员也可合理设计像素的颜色搭配，例如还可包括白色像素等，此处均不做限制。另外，可以理解的是，如上图15和图16所示的显示面板中，还应设置有保证显示面板正常工作的电路结构和封装结构等。示例性地，有机发光显示面板中还可设置采用盖板玻璃或者采用薄膜封装层进行封装，以保护发光单元510，避免发光单元510受到水汽的腐蚀而影响发光效率。

本发明实施例提供的显示面板，由于该显示面板采用上述实施例提供的阵列基板51，其可以实现对每行像素的分组，对每条扫描线上的负载数量进行限定，解决现有的显示面板负载过多导致的充电延迟的问题，通过多条扫描线向像素电路提供扫描信号，不仅能够保证每行像素电路具有充足的充电时长，还能够准确地、及时地打开像素电路，避免像素充电延迟，从而保证像素电路对像素正常充电以及像素的正常显示。

基于同一发明构思，本发明实施例还提供了一种显示装置。图17是本发明实施例提供的一种显示装置的结构示意图，参考图17，该显示装置包括如上实施例提供的显示面板60，且由于如上所述的显示面板60，因而具备相同的技术效果。该显示装置可以是手机、平板、电脑和智能穿戴设备等。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。