阵列基板及显示面板的制作方法

本发明涉及显示
技术领域：
，尤其涉及一种阵列基板及该阵列基板所应用的显示面板。
背景技术：
：液晶显示面板在工作过程中，通过驱动器输出驱动信号至面板内部相关电子元器件。当关闭液晶显示面板时，往往由于面板中线路设计不合理或面板中存在离子型不纯物(例如液晶)、放电时间太短等原因，导致所述电子元器件中常存在残留电荷。在液晶显示面板下一次处于工作过程时，所述残留电荷会影响液晶显示面板的显示质量，例如导致显示画面出现亮线、白屏、花屏等现象，影响观看体验。技术实现要素：本发明一方面提供一种阵列基板，包括：基板，所述基板定义有相互拼接的显示区及非显示区，所述显示区内设置有多个驱动元件及受控于所述多个驱动元件；多条测试线，位于所述非显示区，每一驱动元件电连接其中一条测试线，每条测试线用于接收测试信号，并根据所述测试信号控制所述多个驱动元件，以测试所述显示区是否正常发光，每条测试线接地，所述多个驱动元件通过所述多条测试线放电。本发明另一方面提供一种显示面板，包括：阵列基板，所述阵列基板为如上述的阵列基板；彩膜基板，与所述阵列基板相对设置；以及液晶层，位于所述阵列基板与所述彩膜基板之间，所述阵列基板、所述彩膜基板及所述液晶层配合以显示图像。上述阵列基板、显示面板，使得显示面板中的检测线可成为新增的放电路径，大大提高了显示面板下电过程中的放电速度，有利于减少显示面板内的残留电荷，提高显示面板显示图像的质量。进一步的，上述检测线，在显示面板组装过程中用于检测阵列基板性能之后便存在于阵列基板上，显示面板显示图像过程中并不会再用到，本实施例利用本身即存在于显示面板中的结构实现放电功能，还有利于控制成本和简化制作流程。附图说明图1为本发明实施例提供的显示面板的剖面结构示意图。图2为本发明实施例提供的阵列基板的一平面结构示意图。图3为本发明实施例提供的阵列基板的另一平面结构示意图。图4为本发明实施例提供的非逻辑单元的逻辑符号示意图。图5为本发明实施例提供的与逻辑单元的逻辑符号示意图。主要元件符号说明显示面板10彩膜基板20阵列基板30基板31显示区311子像素311r、311g、311b非显示区312主板32柔性电路板33第一开关元件34第二开关元件35源极驱动器361、362检测线37r、37g、37b导电端子37、371r、371g、371b放电控制电路39非逻辑单元391第一晶体管3911第二晶体管3912与逻辑单元392第四晶体管3921第五晶体管3922第六晶体管3923第七晶体管3924第八晶体管3925第九晶体管3926第三晶体管393液晶层40液晶分子41信号a、b、c、x如下具体实施方式将结合上述附图进一步说明本发明。具体实施方式请参阅图1，显示面板10，包括彩膜基板20、与彩膜基板20相对设置的阵列基板30以及位于彩膜基板20和阵列基板30之间的液晶层40。液晶层40中包括密集排列的液晶分子41。阵列基板30或阵列基板30与彩膜基板20配合形成电场时可驱动液晶分子41旋转。通过控制所述电场的大小和方向，可控制液晶分子41的旋转方向和旋转角度，以使得显示面板10显示不同的图像。显示面板10展示图像的一侧为彩膜基板20远离阵列基板30的一侧。显示面板10中还包括其他必要元件，本实施例中仅对与本实施例相关的部分元件进行阐述。请一并参阅图1和图2，阵列基板30包括基板31，基板31由透光绝缘材料制成，例如由玻璃制成。基板31上定义有相互邻接的显示区311(如图2中最外围的虚线所围绕的区域)和非显示区312(如图2中由最外围的实线与最外围的虚线所包围的区域)，非显示区312围绕显示区311边缘。显示区311为显示面板10工作时可展示图像的区域。非显示区312为显示面板10工作时不可展示图像的区域，通常用于设置显示面板10中由不透明材料(例如金属、塑料等)制成的元件，例如各种扇出线等。通常设置边框覆盖非显示区312以提高显示面板美观性。请继续参阅图2，显示区311定义有多个子像素，多个子像素排列为包括多行多列的子像素阵列，为了清晰显示，图2中仅示意性的示出了3ⅹ6的阵列，当然，在具体实施例中，所述子像素的阵列可以包括更多的行(x方向)和更多的列(y方向)。多个子像素包括发射红光的多个子像素311r，发射绿光的多个子像素311g以及发射蓝光的多个子像素311b。本实施例中，子像素311r、311g、311b在行方向上交替排列，同一列的子像素为发射相同颜色光的子像素。于其他实施例中，各子像素排列方式可不同。基板31上还设置有多个第一开关元件34。每一子像素内设置有一第一开关元件34。本实施例中，第一开关元件34为薄膜晶体管，每一第一开关元件34具有一栅极、源极和漏极。每一子像素还包括开关元件、显示元件如像素电极等(图未示)常规元件以显示图像。本实施例中，所述开关元件为薄膜晶体管，其中像素电极电连接于与其处于同一子像素内的作为开关元件的薄膜晶体管的漏极。显示面板10还包括栅极驱动器(图未示)和源极驱动器。所述每一个作为开关元件的薄膜晶体管的栅极通过栅极线与所述栅极驱动器电连接，其源极通过源极线与所述源极驱动器电连接。所述栅极驱动器基于从一控制电路(图未示)输入的栅极驱动器控制信号生成扫描信号，该扫描信号用于经由栅极线导通/关断各子像素所具备的所述开关元件(薄膜晶体管)。所述源极驱动器根据从所述控制电路输入的源极驱动器控制信号，生成与从一图像存储器(图未示)输入的影像数据对应的数据信号，将生成的数据信号依次施加到连接于所述源极驱动器的各条源极线。在对应的开关元件导通的情况下，从所述源极驱动器经由源极线提供的数据信号被写入到每个子像素。本实施例中，阵列基板30呈大致的矩形，显示区311呈大致的矩形。于其他实施例中，阵列基板30、显示区311可为其他形状，例如圆形、椭圆形或其他不规则图形。阵列基板30还包括位于非显示区312的三条检测线和两个源极驱动器361和362。两个源极驱动器361和362位于显示区311的一侧边，所述三条检测线围绕显示区311的另外三个侧边。所述三条检测线分别为检测线37r、37g及37b。测试线37r、37g和37b靠近源极驱动器361和362的两末端分别具有导电端子371r、371g和371b。本实施例中，导电端子371r、371g和371b为氧化铟锡。所述多个第一开关元件34中，一部分与源极驱动器361电连接，另一部分与源极驱动器362电连接。于其他实施例中，阵列基板30可包括其他数量的源极驱动器，源极驱动器的数量设置取决于基板31上的线路排布方式。阵列基板30还包括位于非显示区312的多个第二开关元件35。每一第二开关元件35为一npn型薄膜晶体管，具有一栅极、源极及漏极。当栅极输入低电平时，其源漏极导通。第二开关元件35的数量与所述子像素阵列的列数相同，每一第二开关元件35对应电连接一列子像素中的第一开关元件34。具体的，每一第二开关元件35的栅极电连接一条检测线，每一第二开关元件35的源极电连接一条检测线，每一第二开关元件35的漏极电连接位于同一列的子像素内的各第一开关元件34的源极。检测线的数量与子像素的类型数量相同，不同类型的子像素发射不同颜色的光。本实施例中包括如上述的三种类型的子像素：子像素311r、311g、311b，因此本实施例中包括三条检测线。于其他实施例中，子像素类型可能为四种，相较于本实施例还增加了发射白光的子像素，则包括四条检测线，每条检测线通过多个第二开关元件35电连接一种子像素中的第一开关元件34。本实施例中，检测线37r通过多个第二开关元件35电连接每一子像素311r中的第一开关元件34，检测线37g通过多个第二开关元件35电连接每一子像素311g中的第一开关元件34，检测线37b通过多个第二开关元件35电连接每一子像素311b中的第一开关元件34。阵列基板30还包括一主板32和柔性电路板33，主板32通过柔性电路板33与基板31上的电子元器件电连接。例如通过柔性电路板33与两个源极驱动器361和362电连接。在实际的产品中，主板32与基板31可能不在一平面，例如主板32与基板31层叠设置。柔性电路板33使得主板32与基板31之间的位置关系可灵活变换。显示面板10在制造过程中，阵列基板30与彩膜基板20对盒之前，往往需要对阵列基板30的性能进行测试。本实施例中，通过检测线(37r、37g和37b)和多个第二开关元件35对阵列基板进行测试。具体方式为：分别输入测试信号至导电端子371r、371g和371b，以加载所述测试信号至测试线37r、37g和37b，多个第二开关元件35的源漏极导通，测试信号输出至第一开关元件34，控制第一开关元件34工作。上述过程模拟显示面板10的工作过程，在上述过程中检测每一子像素是否能正常发光以判断阵列基板30的性能是否正常，可在显示面板10组装完成前进行故障排查，有利于提升显示面板10良率。显示面板10制作完成后，显示面板工作过程中，源极驱动器361和362受控于主板32，输出源极驱动信号至与其电连接的第一开关元件34，以驱动显示面板10显示图像。上述过程可定义为上电过程。关闭显示面板10时，驱动主板32和源极驱动器361和362停止输出信号至第一开关元件34。由于驱动主板32和源极驱动器361和362停止输出信号至第一开关元件34后，显示面板10往往还存在不少残余电荷，导致显示面板10在下一次启动时，所述残余电荷引起显示面板10显示的图像质量。因此本实施例提供的显示面板10，通过测试线37r、37g和37b改善上述电荷残余的问题。本实施例中，测试线37r、37g和37b分别电连接不同的第二开关元件35，测试线37r、37g和37b末端的导电端子371r、371g和371b通过主板32接地。阵列基板30还包括一放电控制电路39。放电控制电路39分别与其中一源极驱动器(361或362)、多个第二开关元件35、测试线(37r、37g和37b)以及主板32电连接。放电控制电路39、多个第二开关元件35以及测试线37r、37g和37b配合可增加显示面板10的放电路径，从而加快显示面板10的放电速度，有利于减少显示面板10中的残留电荷，提升显示面板10的图像显示质量。请参阅图3，图3为了更清晰地示出放电控制电路39及放电控制电路39所电连接的结构，省略了阵列基板30中的部分结构。放电控制电路39在显示面板10显示图像过程中(定义为显示面板10的上电过程)不工作，在显示面板10关闭过程(定义为显示面板10的下电过程)中控制显示面板10通过测试线37r、37g和37b进行放电。本实施例中，放电控制电路39为一逻辑电路，包括相互电连接的一非逻辑单元391和一与逻辑单元392。非逻辑单元391包括两个相互电连接的第一晶体管3911和第二晶体管3912。第一晶体管3911和第二晶体管3912的栅极相互电连接并作为非逻辑单元391的输入端接入源极驱动器362。第一晶体管3911与第二晶体管3912的源极相互电连接后作为非逻辑单元391的输出端，第一晶体管3911的漏极接地，第二晶体管3912的漏极电连接源极驱动器362。定义非逻辑单元391的所述输入端信号为a，定义非逻辑单元391的所述输出端信号为x，则非逻辑单元391的逻辑符号如图4，输出端信号x与输入端信号a逻辑相反：x＝-a。非逻辑单元391真值表如表一：表一a(输入端)x(输出端)0110放电控制电路39还包括一第三晶体管393，该第三晶体管393为一pnp晶体管，具有栅极、源极及漏极。当栅极输入高电平时，其源漏极导通。第三晶体管393栅极电连接与逻辑单元392，源极电连接非逻辑单元391的所述输出端，漏极电连接其中任意一条检测线(37r、37g或37b)。与逻辑单元392包括第四晶体管3921、第五晶体管3922、第六晶体管3923、第七晶体管3924、第八晶体管3925以及第九晶体管3926。第四晶体管3921与第五晶体管3922栅极互联，第四晶体管3921的漏极与第五晶体管3922的源极电连接后一并与第三晶体管393的栅极电连接，第四晶体管3921的源极电连接第六晶体管3923和第九晶体管3926的源极，第五晶体管3922的漏极接地。第六晶体管3923与第七晶体管3924栅极互联，第六晶体管3923的漏极与第七晶体管3924的源极电连接，第七晶体管3924的漏极与第八晶体管3925的源极电连接。第八晶体管3925的栅极电连接第九晶体管3926的栅极且一并电连接第二开关元件35的源极，漏极接地。第九晶体管3926的漏极电连接第四晶体管3921和第五晶体管3922的栅极。与逻辑单元392具有两个输入端和一个输出端，两个输入端的信号共同控制输出端的信号。其中，第六晶体管3923与第七晶体管3924栅极互联后电连接检测线的节点作为与逻辑单元392的第一输入端，第八晶体管3925的源极作为与逻辑单元392的第二输入端，与逻辑单元392与第三晶体管393电连接的节点作为与逻辑单元392的输出端。定义与逻辑单元392的所述第一输入端信号为b，定义与逻辑单元392的第二输入端的信号为c，定义与逻辑单元392的输出端信号为x，则与逻辑单元392的逻辑符号如图5，输出端信号x与第一输入端信号b和第二输入端信号c的逻辑关系为：x＝a*b。与逻辑单元392真值表如表二：表二b(第一输入端)c(第二输入端)x(输出端)000010100111图3所示为本实施例中放电控制电路39的具体结构，其并不用于限制本发明，于本发明其他实施例中，放电控制电路39的具体电路结构可不同，只要在显示面板10下电过程中可控制测试线37r、37g和37b放电即可。以下对本实施例中放电控制电路39、多个第二开关元件35以及测试线(37r、37g和37b)配合放电的工作原理进行说明：在显示面板10的上电时段，驱动主板32控制源极驱动器361和362输出源极驱动信号至各个第一开关元件34，各个第一开关元件34驱动各个子像素中的发光，显示面板10显示图像。在显示面板10的下电时段，源极驱动器361和362停止输出源极驱动信号，则非逻辑单元391的输入端输入逻辑信号为0，根据上述表一可知，非逻辑单元391的输出端输出的逻辑信号为1。在所述下电时段，与逻辑单元392的第一输入端和第二输入端的逻辑信号皆为0，根据上述的表二可知，与逻辑单元392的输出端输出的逻辑信号也为0。与逻辑单元392的输出信号为0时，控制第三晶体管393的源漏极导通，非逻辑单元391输出端输出的逻辑信号1可输出至导电端子371r、371g或371b，由导电端子371r、371g或371b传输至第二开关元件35的栅极，使得第二开关元件35的源漏极导通。由于第二开关元件35电连接子像素中的第一开关元件34，第二开关元件35导通，第二开关元件35电连接检测线(37r、37g、37b)，检测线(37r、37g、37b)接地，则子像素中的第一开关元件34可通过第二开关元件35和检测线(37r、37g、37b)的回路进行放电(图3中虚线箭头指示的路径即为放电路径)。如此，通过设置第二开关元件35、检测线(37r、37g、37b)以及放电控制电路39，并利用不同类型晶体管(例如pnp型的第三晶体管393和npn型的第二开关35)控制电路中各节点的电平，使得显示面板10中的检测线可成为新增的放电路径，大大提高了显示面板10在下电过程中的放电速度，有利于减少显示面板10内的残留电荷，提高显示面板10显示图像的质量。进一步的，上述检测线(37r、37g、37b)，在显示面板10组装过程中用于检测阵列基板30性能之后便存在于阵列基板30上，显示面板显示图像过程中并不会再用到，本实施例利用本身即存在于显示面板10中的结构实现放电功能，还有利于控制成本和简化制作流程。本
技术领域：
的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。当前第1页12