一种阵列基板及其制作方法、显示面板与流程

本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、显示面板。

背景技术：

在显示面板中，为了实现对液晶分子的驱动，覆盖晶体管的平坦层中需要设置贯穿的通孔，通过通孔实现像素电极与晶体管的漏极的连接。

目前，在平坦层中设置通孔以将像素电极与晶体管的漏极的连接时，会使显示面板出现漏光的现象，为了改善显示面板漏光的问题，在彩膜基板或阵列基板侧设置黑矩阵。

但是，目前设置黑矩阵的这种方式，黑矩阵会遮挡透过阵列基板的光线，从而使得显示面板的开口率下降，进而影响显示面板的显示效果。

技术实现要素：

本发明提供一种阵列基板及其制作方法、显示面板，以解决现有的通过黑矩阵改善显示面板漏光的问题时，导致显示面板开口率下降的问题。

为了解决上述问题，本发明公开了一种阵列基板，包括：

衬底基板；

设置在所述衬底基板一侧的第一晶体管，所述第一晶体管位于所述阵列基板的显示区域内；

覆盖所述第一晶体管的平坦层，所述平坦层具有贯穿的第一通孔；

设置在所述第一通孔内的第一电极层，所述第一电极层与所述第一晶体管中的漏极连接，且所述第一电极层具有第一凹槽；

设置在所述第一凹槽内的填充层；

设置在所述填充层背离所述第一晶体管一侧的第二电极层，所述第二电极层与所述第一电极层连接。

可选的，所述填充层背离所述第一晶体管一侧的表面与所述平坦层背离所述第一晶体管一侧的表面位于同一平面。

可选的，所述第一晶体管包括依次设置在所述衬底基板一侧的第一有源层、第一栅极绝缘层、第一栅极、第一层间介质层和第一源极；

其中，所述第一源极通过贯穿所述第一层间介质层和所述第一栅极绝缘层的第一过孔与所述第一有源层连接。

可选的，所述第一晶体管还包括覆盖所述第一源极和所述第一层间介质层的第一钝化层，以及设置在所述第一钝化层上的第一漏极；

其中，所述第一漏极通过贯穿所述第一钝化层、所述第一层间介质层和所述第一栅极绝缘层的第二过孔与所述第一有源层连接。

可选的，所述第一层间介质层和所述第一栅极绝缘层具有贯穿的第二通孔，所述第二通孔与所述第一通孔连通；

所述第一晶体管还包括设置在所述第二通孔内的第一漏极，所述第一漏极与所述第一有源层连接，且所述第一漏极具有第二凹槽；

其中，所述填充层延伸至所述第二凹槽内。

可选的，所述第一晶体管包括依次设置在所述衬底基板一侧的第二栅极、第二层间介质层、第二有源层、第二源极和第二钝化层；

其中，所述第二源极部分覆盖所述第二有源层。

可选的，所述第一晶体管还包括设置在所述第二钝化层上的第二漏极；

其中，所述第二漏极通过贯穿所述第二钝化层的第三过孔与所述第二有源层连接。

可选的，所述第二钝化层具有贯穿的第三通孔，所述第三通孔与所述第一通孔连通；

所述第一晶体管还包括设置在所述第三通孔内的第二漏极，所述第二漏极与所述第二有源层连接，且所述第二漏极具有第三凹槽；

其中，所述填充层延伸至所述第三凹槽内。

可选的，所述阵列基板还包括位于goa区域的第二晶体管；所述第二晶体管包括依次设置在所述衬底基板一侧的第三有源层、第二栅极绝缘层、第三栅极、绝缘介质层和第三源漏电极；

其中，所述第三源漏电极中的第三源极通过贯穿所述绝缘介质层和所述第二栅极绝缘层的第四过孔与所述第三有源层连接，所述第三源漏电极中的第三漏极通过贯穿所述绝缘介质层和所述第二栅极绝缘层的第五过孔与所述第三有源层连接；所述绝缘介质层包括第三层间介质层和第一栅极绝缘层，或者，所述绝缘介质层包括第二层间介质层。

可选的，所述第一电极层的材料与所述第一晶体管的漏极的材料相同，且均为透明导电材料；

所述第一晶体管的有源层的材料为氧化物半导体。

可选的，所述阵列基板还包括覆盖所述第二电极层和所述平坦层的第三钝化层，以及位于所述第三钝化层背离所述第二电极层一侧的第三电极层和支撑结构；

所述第三电极层位于所述显示区域，所述第三电极层在所述衬底基板上的正投影与所述第二电极层在所述衬底基板上的正投影存在重合区域。

为了解决上述问题，本发明还公开了一种显示面板，包括上述的阵列基板。

为了解决上述问题，本发明还公开了一种阵列基板的制作方法，包括：

在衬底基板的一侧形成第一晶体管，所述第一晶体管位于所述阵列基板的显示区域内；

形成覆盖所述第一晶体管的平坦层，所述平坦层具有贯穿的第一通孔；

在所述第一通孔内形成第一电极层，所述第一电极层与所述第一晶体管中的漏极连接，且所述第一电极层具有第一凹槽；

在所述第一凹槽内形成填充层；

在所述填充层背离所述第一晶体管的一侧形成第二电极层，所述第二电极层与所述第一电极层连接。

可选的，所述第一晶体管的漏极与所述第一电极层采用同一构图工艺同时形成。

与现有技术相比，本发明包括以下优点：

在本发明实施例中，阵列基板包括衬底基板，设置在衬底基板一侧的第一晶体管，第一晶体管位于阵列基板的显示区域内，覆盖第一晶体管的平坦层，平坦层具有贯穿的第一通孔，设置在第一通孔内的第一电极层，第一电极层与第一晶体管中的漏极连接，且第一电极层具有第一凹槽，设置在第一凹槽内的填充层，设置在填充层背离第一晶体管一侧的第二电极层，第二电极层与第一电极层连接。通过在第一电极层的第一凹槽内设置填充层，以对第一凹槽进行填充，从而使得第一凹槽处的第二电极层与位于平坦层上的第二电极层之间的段差减小，即使得第二电极层更加平坦，因此，第二电极层提供的用于驱动液晶层的电场更加均匀，从而减少显示面板的漏光现象，并且，也不需要设置黑矩阵，从而提高了显示面板的开口率。

附图说明

图1示出了本发明实施例的第一种阵列基板的剖面示意图；

图2示出了本发明实施例的第二种阵列基板的剖面示意图；

图3示出了本发明实施例的第三种阵列基板的剖面示意图；

图4示出了本发明实施例的第四种阵列基板的剖面示意图；

图5示出了本发明实施例的一种阵列基板的制作方法的流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

在相关技术中，为了实现对显示面板中液晶分子的驱动，会在覆盖晶体管的平坦层中设置贯穿的通孔，像素电极位于该通孔内，像素电极与晶体管的漏极连接，由于像素电极一般采用ito(indiumtinoxides，铟锡氧化物)形成，而ito受成膜工艺的限制，形成的膜层较薄，无法对通孔进行完全填充，从而使得在通孔位置处形成的像素电极具有凹槽，从而使得不同位置处像素电极与公共电极之间的距离不同，进而使得驱动液晶分子的电场不均匀，造成与通孔对应位置处的显示面板易出现漏光的现象，为了改善这种漏光现象，通过在阵列基板侧或彩膜基板侧与该通孔对应的位置处设置黑矩阵，通过黑矩阵来遮挡漏出的光线，但是，黑矩阵的设置会降低显示面板的开口率。

基于上述问题，本发明实施例通过在第一电极层的第一凹槽内设置填充层，以对第一凹槽进行填充，从而使得第一凹槽处的第二电极层与位于平坦层上的第二电极层之间的段差减小，即使得第二电极层更加平坦，因此，第二电极层提供的用于驱动液晶层的电场更加均匀，从而减少显示面板的漏光现象，并且，也不需要设置黑矩阵，从而提高了显示面板的开口率。

实施例一

参照图1，示出了本发明实施例的第一种阵列基板的剖面示意图；图2示出了本发明实施例的第二种阵列基板的剖面示意图；图3示出了本发明实施例的第三种阵列基板的剖面示意图；图4示出了本发明实施例的第四种阵列基板的剖面示意图；。

在本发明实施例提供了一种阵列基板，包括：衬底基板100；设置在衬底基板100一侧的第一晶体管t1，第一晶体管t1位于阵列基板的显示区域a内；覆盖第一晶体管t1的平坦层101，平坦层101具有贯穿的第一通孔；设置在第一通孔内的第一电极层102，第一电极层102与第一晶体管t1中的漏极连接，第一电极层102具有第一凹槽；设置在第一凹槽内的填充层103；设置在填充层103背离第一晶体管t1一侧的第二电极层104，第二电极层104与第一电极层102连接。

在本发明实施例中，阵列基板包括覆盖位于显示区域的第一晶体管t1的平坦层101，该平坦层101还延伸至阵列基板的goa(gatedriveronarray，即阵列基板行驱动)区域b，并且，该平坦层101具有贯穿的第一通孔，第一通孔沿垂直于衬底基板100的方向设置；在第一通孔内设置有第一电极层102，由于第一电极层102的膜层较薄，因此，第一电极层102仅会分布在第一通孔的侧壁和底部，并不会将整个第一通孔填充完全，从而使得形成的第一电极层102具有第一凹槽；在第一凹槽内设置有填充层103，在填充层103背离第一晶体管t1的一侧设置第二电极层104，且第二电极层104还延伸至平坦层101背离第一晶体管t1一侧的表面，第一电极层102与第二电极层104连接。

通过第一电极层102将第一晶体管t1的漏极与第二电极层104连接在一起，从而使得第一晶体管t1可以通过第二电极层104控制显示面板中的液晶分子的转动。第一晶体管t1用于控制每个像素单元中液晶的分子的转动。

其中，在沿着垂直于衬底基板100的方向上，平坦层101的厚度为0.5μm～3μm，第一通孔的孔径为2μm～5μm。在实际产品中，第一通孔在衬底基板上的正投影形状为封闭图形，如圆形或矩形等，当第一通孔在衬底基板上的正投影形状为圆形时，孔径指的是圆形的直径，当第一通孔在衬底基板上的正投影形状为矩形时，孔径指的是矩形中的每个边的边长。

第一电极层102具有第一凹槽，在沿垂直于第一凹槽侧壁的方向上第一电极层102的厚度为30nm～100nm，在沿垂直于衬底基板100的方向上，第二电极层104的厚度为30nm～100nm，第一电极层102和第二电极层104均为透明导电材料，例如可以为ito等；填充层103与平坦层101均为有机物材料，填充层103的材料可以与平坦层101的材料相同，也可以不同。

在本发明实施例中，由于在第一凹槽内设置了填充层103，从而使第一凹槽在垂直于衬底基板100方向上的深度减小，在形成第二电极层104后，使得位于第一凹槽处的第二电极层104与位于平坦层101上的第二电极层104之间的段差减小，进而使得后续驱动液晶层的电场更加均匀，减少了显示面板的漏光现象，并且不需要设置黑矩阵，提高了显示面板的开口率。

在本发明实施例中，填充层103背离第一晶体管t1一侧的表面与平坦层101背离第一晶体管t1一侧的表面位于同一平面。

在本发明实施例中，在第一电极层102中的第一凹槽内设置有填充层103，该填充层103的厚度可以根据实际情况进行设置，优选的，在采用填充层103对第一凹槽进行填充时，使填充层103背离第一晶体管t1一侧的表面与平坦层101背离第一晶体管t1一侧的表面位于同一平面，因此，在形成第二电极层104后，位于第一凹槽处的第二电极层104与位于平坦层101上的第二电极层104之间的段差为零，即位于第一凹槽处的第二电极层104与位于平坦层101上的第二电极层104位于同一平面，使得第二电极层104更加平坦，因此，第二电极层104提供的用于驱动液晶层的电场更加均匀，避免了显示面板的漏光的问题。

在本发明实施例中，如图1和图2所示，第一晶体管t1包括依次设置在衬底基板100一侧的第一有源层105、第一栅极绝缘层106、第一栅极107、第一层间介质层108和第一源极109；其中，第一源极109通过贯穿第一层间介质层108和第一栅极绝缘层106的第一过孔与第一有源层105连接。

当第一晶体管t1为顶栅型晶体管时，第一晶体管t1包括设置在衬底基板100一侧的第一有源层105，覆盖第一有源层105的第一栅极绝缘层106，第一栅极绝缘层106还延伸至goa区域，此外，在第一栅极绝缘层106上设置有第一栅极107，第一层间介质层108覆盖第一栅极107和第一栅极绝缘层106，以及在第一层间介质层108背离第一栅极107一侧设置有第一源极109，第一源极109通过贯穿第一层间介质层108和第一栅极绝缘层106的第一过孔与第一有源层105连接，其中，第一层间介质层108也延伸至goa区域。

在本发明一种可选的实施方式中，如图1所示，第一晶体管t1还包括覆盖第一源极109和第一层间介质层108的第一钝化层110，以及设置在第一钝化层110上的第一漏极111；其中，第一漏极111通过贯穿第一钝化层110、第一层间介质层108和第一栅极绝缘层106的第二过孔与第一有源层105连接。

在本发明实施例中，第一晶体管t1还包括第一钝化层110，第一钝化层110覆盖第一源极109和第一层间介质层108，在第一钝化层110背离第一源极109的一侧设置有第一漏极111，第一钝化层110、第一层间介质层108和第一栅极绝缘层106中具有贯穿的第二过孔，第一漏极111通过第二过孔与第一有源层105连接。设置在第一钝化层110背离第一源极109一侧的第一漏极111还与位于第一通孔内的第一电极层102连接，其中，第一钝化层110还延伸至goa区域b，并覆盖位于goa区域的第一层间介质层108。

第一源极109位于第一层间介质层108背离第一栅极107的一侧，第一漏极111位于第一钝化层110背离第一源极109的一侧，第一漏极111与第一源极109不同层设置，此时，在第一源极109与第一漏极111之间设置有第一钝化层110。当第一漏极111与第一源极109不同层设置时，可以使第一源极109与第一漏极111在平行于衬底基板100的方向上设置的更近，即可以使第一晶体管t1的尺寸减小，从而使得衬底基板100上可以设置更多的第一晶体管t1，进而可以提升显示面板的分辨率；并且，第一源极109与第一漏极111不同层设置，也可以避免第一源极109与第一漏极111发生短路的问题。

当第一晶体管t1为顶栅型晶体管时，第一晶体管t1中的漏极为第一漏极111，其厚度为50nm～600nm，第一晶体管t1的源极为第一源极109，第一晶体管t1中的栅极为第一栅极107，其厚度为300nm～700nm；

第一栅极107的材料为金属材料，例如，可以为ti/al/ti、mo等；第一漏极111的材料可以为常规金属材料，如cu、mo、ti/al/ti等，也可以为透明金属材料，如ito等。

其中，第一钝化层110的材料为氧化硅和氮化硅中的至少一者，即第一钝化层110可以为单层的氧化硅或单层的氮化硅，也可以为氧化硅与氮化硅的层叠结构，第一钝化层110的厚度为50～300nm。

在本发明另一种可选的实施方式中，如图2所示，第一层间介质层108和第一栅极绝缘层106具有贯穿的第二通孔，第二通孔与第一通孔连通；第一晶体管t1还包括设置在第二通孔内的第一漏极111，第一漏极111与第一有源层105连接，且第一漏极111具有第二凹槽；其中，填充层103延伸至第二凹槽内，位于第二通孔内的第一漏极111与位于第一通孔内的第一电极层102连接。

在本发明实施例中，第一层间介质层108和第一栅极绝缘层106具有贯穿的第二通孔，贯穿平坦层101的第一通孔与第二通孔连通，即第一通孔在衬底基板100上的正投影与第二通孔在衬底基板100上的正投影存在重合区域。

第一通孔与第二通孔仅需要一道光罩就可形成，采用一道光罩对平坦层101进行曝光和显影形成贯穿的第一通孔，然后以平坦层101为掩膜对第一层间介质层108和第一栅极绝缘层106进行刻蚀形成贯穿的第二通孔，可以减少一道光罩，简化了工艺流程。

此时，第一晶体管t1中的漏极为第一漏极111，第一漏极111位于第二通孔内，并与第一有源层105连接，其中，第一漏极111与第一电极层102通过一次构图工艺同时形成，从而可以简化第一晶体管t1形成的工艺流程。

第一漏极111具有第二凹槽，位于第一凹槽内的填充层103延伸至第二凹槽内，第二凹槽内的填充层103在衬底基板100上的正投影与第一凹槽内的填充层103在衬底基板100上的正投影应存在重合区域，在第二通孔内设置有第一漏极111，由于第一漏极111的膜层较薄，因此，第一漏极111仅会分布在第二通孔的侧壁和底部，并不会将整个第二通孔填充完全，从而使得形成的第一漏极111具有第二凹槽且第二凹槽在衬底基板100上的正投影与第一凹槽在衬底基板100上的正投影存在重合区域。

在本发明实施例中，如图3和图4所示，第一晶体管t1包括依次设置在衬底基板100一侧的第二栅极201、第二层间介质层202、第二有源层203、第二源极204和第二钝化层205；其中，第二源极204部分覆盖第二有源层203。

当第一晶体管t1为底栅型晶体管时，第一晶体管t1包括设置在衬底基板一侧的第二栅极201，覆盖第二栅极201的第二层间介质层202，位于第二层间介质层202背离第二栅极201一侧的第二有源层203，第一晶体管t1还包括第二源极204，其中，第二源极204中的一部分覆盖第二有源层203，另一部分覆盖第二层间介质层202，第一晶体管t1还包括覆盖第二源极204、第二有源层203和第二层间介质层202的第二钝化层205，第二钝化层205还延伸至goa区域b。

第二钝化层205的厚度为50nm～300nm，第二钝化层205的材料均为氧化硅和氮化硅中的至少一者，即第二钝化层205可以为单层的氧化硅或单层的氮化硅，也可以为氧化硅与氮化硅的层叠结构。

在本发明一种可选的实施方式中，如图3所示，第一晶体管t1还包括设置在第二钝化层205上的第二漏极206；其中，第二漏极206通过贯穿第二钝化层205的第三过孔与第二有源层203连接。

在本发明发实施例中，第一晶体管t1还包括设置在第二钝化层205背离第二有源层203一侧的第二漏极206，第二钝化层205具有贯穿的第三过孔，第二漏极206通过第三过孔与第二有源层203连接，第二漏极206与第一电极层102连接，而第一电极层102还与第二电极层104连接，因此，第一晶体管t1可以通过第一电极层102和第二电极层104控制显示面板中的液晶分子的转动，设置在第二钝化层205背离第二源极204一侧的第二漏极206还与位于第一通孔内的第一电极层102连接。

当第一晶体管t1为底栅型晶体管时，第一晶体管t1中的漏极为第二漏极206，其厚度为50nm～600nm，第一晶体管t1的源极为第二源极204，第一晶体管t1中的栅极为第二栅极201，其厚度为300nm～700nm。

第二栅极201的材料为金属材料，例如，可以为ti/al/ti、mo等；第二漏极206的材料可以为常规金属材料，如cu、mo、ti/al/ti等，也可以为透明金属材料，如ito等。

在本发明另一种可选的实施方式中，如图4所示，第二钝化层205具有贯穿的第三通孔，第三通孔与第一通孔连通；第一晶体管t1还包括设置在第三通孔内的第二漏极206，第二漏极206与第二有源层203连接，且第二漏极206具有第三凹槽；其中，填充层103延伸至第三凹槽内。

在本发明实施例中，第二钝化层205具有贯穿的第三通孔，第三通孔与贯穿平坦层101的第一通孔连通，即第一通孔在衬底基板100上的正投影与第三通孔在衬底基板100上的正投影存在重合区域。

第一通孔与第三通孔仅需要一道光罩就可形成，采用一道光罩对平坦层101进行曝光和显影形成贯穿的第一通孔，然后以平坦层101为掩膜对第第二钝化层205进行刻蚀形成贯穿的第三通孔，可以减少一道光罩简化了工艺流程。

第一晶体管t1还包括第二漏极206，第二漏极206位于第三通孔内，并与第二有源层203连接，第二漏极206与第一电极层102采用同一构图工艺同时行形成，从而可以简化第一晶体管t1形成的工艺流程。当然，第二漏极206与第一电极层102也可以单独形成，本发明实施例对此不做限定，位于第三通孔内的第二漏极206与位于第一通孔内的第一电极层102连接。

第二漏极206位于第三通孔内，由于第二漏极206的膜层较薄，因此，第二漏极206仅会分布在第三通孔的侧壁和底部，并不会将整个第三通孔填充完全，从而使得形成的第三漏极206具有第三凹槽，且第三凹槽在衬底基板100上的正投影与第一凹槽在衬底基板100上的正投影存在重合区域。位于第一凹槽内的填充层103延伸至第三凹槽内，第三凹槽内的填充层103在衬底基板100上的正投影与第一凹槽内的填充层103在衬底基板100上的正投影应存在重合区域。

在本发明实施例中，阵列基板还包括位于goa区域b的第二晶体管t2；第二晶体管t2包括依次设置在衬底基板一侧的第三有源层301、第二栅极绝缘层302、第三栅极303、绝缘介质层和第三源漏电极；其中，第三源漏电极中的第三源极305通过贯穿绝缘介质层和第二栅极绝缘层302的第四过孔与第三有源层301连接，第三源漏电极中的第三漏极306通过贯穿绝缘介质层和第二栅极绝缘层302的第五过孔与第三有源层301连接；绝缘介质层包括第三层间介质层304和第一栅极绝缘层106，或者，绝缘介质层包括第二层间介质层202。

在本发明实施例中，阵列基板还包括第二晶体管t2，第二晶体管t2位于goa区域b，第二晶体管t2包括设置在衬底基板100朝向阵列基板出光面一侧的第三有源层301，覆盖第三有源层301的第二栅极绝缘层302，第二栅极绝缘层302还延伸至显示区域a，位于第二栅极绝缘层302背离第三有源层301一侧的第三栅极303，覆盖第三栅极303的绝缘介质层，以及位于绝缘介质层背离第三栅极303一侧的第三源漏电极，绝缘介质层和第二栅极绝缘层302具有贯穿的第四过孔和第五过孔，第三源漏电极中的第三源极305通过贯穿绝缘介质层和第二栅极绝缘层302的第四过孔与第三有源层301连接，第三源漏电极中的第三漏极306通过贯穿绝缘介质层和第二栅极绝缘层302的第五过孔与第三有源层301连接。

当第二晶体管t2与顶栅型第一晶体管t1同时形成在阵列基板100上时，如图1和图2所示，此时，绝缘介质层包括第三层间介质层304和第一栅极绝缘层106，第二晶体管t2中的第三栅极303与第一晶体管t1中的遮光层112通过一次构图工艺同时形成，此时，第三栅极303与遮光层112同层设置；第二晶体管t2中的第三源漏电极与第一晶体管t1中的第一栅极107也通过一次构图工艺同时形成，此时，第三源漏电极与第一栅极107同层设置，从而简化了工艺制作流程。

当第二晶体管t2与底栅型第一晶体管t1同时形成在阵列基板100上时，如图3和图4所示，此时，绝缘介质层包括第二层间介质层202，第二层间介质层202还延伸至显示区域a，第二晶体管t2中的第三栅极303与第一晶体管t1中的第二栅极201通过一次构图工艺同时形成，此时，第三栅极303与第二栅极201同层设置，第二晶体管t2中的第三源漏电极与第一晶体管t1中的第二源极204通过一次构图工艺同时形成，此时，第三源漏电极与第二源极204同层设置，从而解决了第一晶体管t1与第二晶体管t2单独形成时工艺整合度低的问题，通过第三栅极303与第二栅极201同层设置和第三源漏电极与第二源极204同层设置，减少了阵列基板的膜层结构，简化了工艺制作流程。

传统的阵列基板中，显示区域的晶体管与goa区域的晶体管单独制作，工艺整合度低，阵列基板的膜层数较多，阵列基板较厚，工艺流程复杂。而在本发明实施例中，通过上述方式设置第一晶体管t1和第二晶体管t2，提高了工艺的整合度，减少了阵列基板的膜层数，进而降低了阵列基板的厚度，工艺流程简单。

第二晶体管t2是goa电路中的晶体管，其用于向第一晶体管t1提供栅极驱动信号。

其中，第三栅极303的厚度为50nm～500nm，第三源极305和第三漏极306的厚度均为300nm～700nm；第三栅极303、第三源极305和第三漏极306的材料均为金属材料，具体的，第三栅极303、第三源极305和第三漏极306的材料可以为单层结构，其材料为金属材料，如mo等，第三栅极303、第三源极305和第三漏极306的材料也可以为叠层结构，每层的材料均为金属材料，如ti/al/ti的叠层结构。

可选的，在本发明实施例中，阵列基板还包括覆盖衬底基板100的缓冲层113，位于goa区域b的缓冲层113设置在衬底基板100与第三有源层301之间，位于显示区域a的缓冲层113位于第二栅极绝缘层302与衬底基板100之间，缓冲层113的设置用于防止衬底基板100中的杂质进入第一晶体管t1和第二晶体管t2，影响第一晶体管t1和第二晶体管t2的性能。

此外，如图1和图2所示，第一晶体管t1还包括遮光层112和第二栅极绝缘层302，第二栅极绝缘层302位于缓冲层113背离衬底基板100的一侧，遮光层112位于第二栅极绝缘层302与第三层间介质层304之间。其当然，遮光层112也可以设置在衬底基板100与缓冲层113之间，遮光层112的具体位置可以根据实际情况进行确定，本发明实施例对此不做限定。

遮光层112的设置用于防止来自背光的光照射到第一有源层105上，影响第一晶体管t1的稳定性，而本发明实施例通过设置遮光层112遮挡了来自背光的光对第一晶体管t1中的第一有源层105的影响，从而保证了第一晶体管t1的稳定性。

在本发明实施例中，第一电极层102的材料与第一晶体管t1的漏极的材料相同，且均为透明导电材料；第一晶体管t1的有源层的材料为氧化物半导体。

在本发明实施例中，第一电极层102的材料与第一晶体管t1的漏极的材料相同，第一电极层102与第一晶体管t1的漏极的材料为透明导电材料，如可以为ito等，第一晶体管t1的漏极采用透明导电材料形成时，可以增加显示面板的光的透过率，提升显示面板的显示效果；另外，当第一电极层102与第一晶体管t1中的漏极的材料相同时，第一电极层102和第一晶体管t1中的漏极可以通过一次构图工艺同时形成，可以简化工艺流程。

当然，第一晶体管t1中的漏极也可以与第一电极层102的材料不同，第一晶体管t1中漏极的材料为cu、mo、ti/al/ti等导电材料，第一电极层102的材料为ito等导电材料。

第一晶体管t1的有源层的材料为氧化物半导体，当第一晶体管t1为顶栅型晶体管时，第一晶体管t1的有源层为第一有源层105，当第一晶体管t1为底栅型晶体管时，一晶体管t1的有源层为第二有源层203，即第一有源层105和第二有源层203的材料为氧化物半导体材料，例如，可以为igzo(indiumgalliumzincoxide，铟镓锌氧化物)。

传统的位于显示区域的第一晶体管t1采用低温多晶硅材料作为有源层材料，而当低温多晶硅材料在与第一晶体管t1中的漏极接触，且漏极为透明导电材料时，接触面容易被氧化，从而使得接触阻值增大，进而影响第一晶体管t1的性能；而本发明实施例中，采用氧化物半导体形成第一有源层105或第二有源层203，并且，第一晶体管t1的漏极采用透明导电材料时，第一有源层105和第二有源层203在与第一晶体管t1中的漏极接触时，接触面不会氧化，进而不会影响接触阻值，因此，可以保证第一晶体管t1的性能，另外，氧化物半导体材料的透明度大于低温多晶硅材料的透明度，因此，采用氧化物半导体材料形成第一晶体管t1的源极，可以提高显示面板的光的透过率。

在本发明实施例中，如图1至图4所示，阵列基板还包括覆盖第二电极层104和平坦层101的第三钝化层114，以及位于第三钝化层114背离第二电极层104一侧的第三电极层115和支撑结构116；第三电极层115位于显示区域a，第三电极层115在衬底基板100上的正投影与第二电极层104在衬底基板100上的正投影存在重合区域。

在本发明实施例中，阵列基板还包括第三钝化层114、支撑结构116和第三电极层115，第三钝化层114覆盖第二电极层104和平坦层101，第三钝化层114的设置可以防止水汽进入平坦层101，避免了水汽对第一晶体管t1的稳定性的影响。

支撑结构116位于第三钝化层114背离第二电极层104的一侧，支撑结构116位于goa区域b，也可以位于显示区域a，本发明实施例对此不做限定，支撑结构116的设置用于对后续形成的彩膜基板起到支撑的作用。

第三电极层115位于第三钝化层114背离第二电极层104的一侧，且第三电极层115位于显示区域a，第三电极层115与支撑结构116同层设置，第三电极层115在衬底基板100上的正投影与第二电极层104在衬底基板100上的正投影存在重合区域，第三电极层115为公共电极层，第二电极层104与第一电极层102共同构成像素电极层，第三电极层115与像素电极层共同实现对显示面板中液晶层的驱动。

其中，第三电极层115的厚度为30nm～100nm，第三电极层115与第二电极层104和第一电极层102的厚度可以相同，也可以不同；第三钝化层114的厚度均为50nm～300nm。

第三电极层115的材料为透明导电材料，如可以为ito等，第三钝化层114的材料均为氧化硅和氮化硅中的至少一者，即第三钝化层114可以为单层的氧化硅或单层的氮化硅，也可以为氧化硅与氮化硅的层叠结构，第一钝化层110、第二钝化层205和第三钝化层114的材料可以相同也可以不同。

在本发明实施例中，通过在第一电极层的第一凹槽内设置填充层，以对第一凹槽进行填充，从而使得第一凹槽处的第二电极层与位于平坦层上的第二电极层之间的段差减小，即使得第二电极层更加平坦，因此，第二电极层提供的用于驱动液晶层的电场更加均匀，从而减少显示面板的漏光现象，并且，也不需要设置黑矩阵，从而提高了显示面板的开口率。

实施例二

本发明实施例还提供了一种显示面板，包括上述实施例一中的阵列基板。

该显示面板可以为lcd(liquidcrystaldisplay，液晶显示)显示面板，也可以为oled(organiclight-emittingdiode,有机发光半导体)显示面板，当该显示面板为lcd显示面板时，显示面板还包括与阵列基板相对设置的彩膜基板，位于阵列基板和彩膜基板之间的液晶层，位于彩膜基板背离阵列基板一侧的第一偏光片和位于阵列基板背离彩膜基板一侧的第二偏光片等。

在实际应用中，该显示面板可以应用于：手机、平板电脑、电视机、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。

在本发明实施例中，通过在第一电极层的第一凹槽内设置填充层，以对第一凹槽进行填充，从而使得第一凹槽处的第二电极层与位于平坦层上的第二电极层之间的段差减小，即使得第二电极层更加平坦，因此，第二电极层提供的用于驱动液晶层的电场更加均匀，从而减少显示面板的漏光现象，并且，也不需要设置黑矩阵，从而提高了显示面板的开口率。

实施例三

图5示出了本发明实施例的一种阵列基板的制作方法的流程图，具体可以包括下步骤：

步骤501，在衬底基板的一侧形成第一晶体管，所述第一晶体管位于所述阵列基板的显示区域内。

在本发明实施例中，阵列基板包括显示区域a和goa区域b，提供一衬底基板100，在位于显示区域a的衬底基板100的一侧形成第一晶体管t1，第一晶体管t1可以为顶栅型晶体管，也可以为底栅型晶体管。

当第一晶体管t1为顶栅型晶体管时，如图1所示，第一晶体管t1的形成过程为：在衬底基板100的一侧形成第一有源层105；形成覆盖第一有源层105的第一栅极绝缘层106；在第一栅极绝缘层106背离第一有源层105的一侧形成第一栅极107；形成覆盖第一栅极107、第一栅极绝缘层106的第一层间介质层108；形成贯穿第一层间介质层108和第一栅极绝缘层106的第一过孔，在第一层间介质层108背离第一栅极107的一侧形成第一源极109，并使第一源极109通过第一过孔与第一有源层105连接；形成覆盖第一源极109和第一层间介质层108的第一钝化层110，形成贯穿第一钝化层110、第一层间介质层108和第一栅极绝缘层106的第二过孔，在第一钝化层110背离第一源极109的一侧形成第一漏极111，并使第一漏极111通过第二过孔与第一有源层105连接。

当第一晶体管t1为底栅型晶体管时，如图3所示，第一晶体管t1的形成过程为：首先，在衬底基板100一侧形成第二栅极201；形成覆盖第二栅极201的第二层间介质层202；在第二层间介质层202背离第二栅极201的一侧形成第二有源层203；形成一部分覆盖第二有源层203，另一部分覆盖第二层间介质层202的第二源极204；再形成覆盖第二源极204、第二有源层203和第二层间介质层202的第二钝化层205；形成贯穿第二钝化层205的第三过孔；在第二钝化层205背离第二有源层203的一侧形成第二漏极206，并使第二漏极206通过第三过孔与第二有源层203连接。

步骤502，形成覆盖所述第一晶体管的平坦层，所述平坦层具有贯穿的第一通孔。

在本发明实施例中，在形成第一晶体管t1之后，形成覆盖第一晶体管t1的平坦层薄膜，对平坦层薄膜进行曝光和显影形成具有第一通孔的平坦层101，第一通孔贯穿平坦层101，第一通孔的形成用于使后续形成的第一电极层102与第一晶体管t1中的漏极接触。

步骤503，在所述第一通孔内形成第一电极层，所述第一电极层与所述第一晶体管中的漏极连接，且所述第一电极层具有第一凹槽。

在本发明实施例中，在形成贯穿平坦层101的第一通孔之后，在第一通孔内形成第一电极层102，并使第一电极层102与第一晶体管t1中的漏极接触，从而第一晶体管t1可以通过第一电极层102将控制液晶分子转动的信号传输给后续形成的第二电极层104。

第一电极层102为透明导电材料，如ito等，当采用ito作为第一电极层102时，由于ito成膜工艺的限制，第一电极层102的厚度不能做的较厚，一般小于1μm，而第一通孔的孔径约为2μm～5μm，第一通孔的深度约为1.5μm左右，因此，第一电极层102不能将第一通孔完全填充，从而使得形成的第一电极层102具有第一凹槽。

步骤504，在所述第一凹槽内形成填充层。

在本发明实施例中，第一电极层102具有第一凹槽，在形成第一电极层102之后，形成覆盖平坦层101和第一电极层102的填充层薄膜，通过构图工艺保留第一凹槽内的填充层薄膜，去除除第一凹槽以外的其它区域的填充层薄膜，形成填充层103。

填充层103的厚度可以根据实际需求进行设定，优选的，可以使填充层103背离第一晶体管t1一侧的表面与平坦层101背离第一晶体管t1一侧的表面位于同一平面，在后续形成第二电极层104后，位于第一凹槽处的第二电极层104与位于平坦层101上的第二电极层104之间的段差为零，即位于第一凹槽处的第二电极层104与位于平坦层101上的第二电极层104位于同一平面，使得第二电极层104更加平坦，因此，第二电极层104提供的用于驱动液晶层的电场更加均匀，避免了显示面板的漏光的问题。

步骤505，在所述填充层背离所述第一晶体管的一侧形成第二电极层，所述第二电极层与所述第一电极层连接。

在本发明实施例中，在形成填充层103之后，在填充层103背离衬底基板的一侧形成第二电极层104，并使第二电极层104与第一电极层102连接，而第一电极层102还与第一晶体管t1的漏极连接，从而可以通过第一电极层102将第一晶体管t1与第二电极层104连接在一起，第一晶体管t1可以通过第二电极层104控制显示面板中的液晶分子的转动。

在本发明实施例中，第一晶体管t1的漏极与第一电极层102采用的材料可以相同也可以不同。当第一晶体管t1的漏极与第一电极层102采用的材料相同时，第一晶体管t1的漏极与第一电极层102采用同一构图工艺同时形成。

对于顶栅型第一晶体管t1，如图2所示，在形成第一源极109之后，直接形成覆盖第一源极109和第一层间介质层108的平坦层101，然后采用一道光罩对平坦层101进行曝光和显影，形成贯穿平坦层101的第一通孔，再以该平坦层101为掩膜对第一层间介质层108和第一栅极绝缘层106进行刻蚀，形成贯穿第一层间介质层108和第一栅极绝缘层106的第二通孔，第一通孔与第二通孔连通，最后通过一次构图工艺在第二通孔内形成第一漏极111的同时，在第一通孔内形成第一电极层102，并使第一漏极111与第一电极层102连接，即第一电极层102和第一漏极111采用同一构图工艺同时形成。

对于底栅型第一晶体管t1，如图4所示，在形成第二钝化层205之后，形成覆盖第二钝化层205的平坦层101，然后，采用一道光罩对平坦层101进行曝光和显影，形成贯穿平坦层101的第一通孔，再以该平坦层为掩膜对第二钝化层205进行刻蚀，形成贯穿第二钝化层205的第三通孔，第一通孔与第三通孔连通，最后通过一次构图工艺在第三通孔内形成第二漏极206的同时，在第一通孔内形成第一电极层102，并使第二漏极206与第一电极层102连接，即第一电极层102和第二漏极206采用同一构图工艺同时形成。

传统的第一晶体管t1中的漏极需要单独的一次构图工艺形成，第一电极层102也需要单独的一次构图工艺形成，因此，本发明实施例中第一电极层102与第一晶体管t1的漏极采用同一构图工艺同时形成，简化了工艺流程。

在本发明实施例中，通过在第一电极层的第一凹槽内设置填充层，以对第一凹槽进行填充，从而使得第一凹槽处的第二电极层与位于平坦层上的第二电极层之间的段差减小，即使得第二电极层更加平坦，因此，第二电极层提供的用于驱动液晶层的电场更加均匀，从而减少显示面板的漏光现象，并且，也不需要设置黑矩阵，从而提高了显示面板的开口率。

对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种阵列基板及其制作方法、显示面板，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。