阵列基板及制作方法、显示面板及制作方法、显示装置与流程

1.本技术涉及显示技术领域，具体而言，本技术涉及一种阵列基板及制作方法、显示面板及制作方法、显示装置。


背景技术：

2.液晶显示面板中，每个像素电极通常对应多个畴区，目前常用的“目”字型uv
2 a曝光方式会于畴区分割处形成曝光暗线，这是由畴区间的液晶分子取向存在不安定性而引起的。


技术实现要素：

3.本技术针对现有方式的缺点，提出一种阵列基板及制作方法、显示面板及制作方法、显示装置，用于改善现有技术中液晶显示面板中畴区间液晶分子不安定的问题。
4.第一个方面，本技术实施例提供了一种阵列基板，应用于液晶显示面板，所述阵列基板包括：
5.第一衬底；
6.像素电极层，位于所述第一衬底的一侧，包括多个像素电极，每个所述像素电极包沿第一方向排布的多个畴区，所述像素电极设置有至少一个位于相邻所述畴区之间且沿第二方向延伸的畴间狭缝，所述第二方向与所述第一方向相交；
7.与所述畴间狭缝相邻的两个所述畴区分别为第一相邻畴区和第二相邻畴区，所述第一相邻畴区的特定范围内的液晶分子受到的电场力和取向力的方向相同，和/或所述第二相邻畴区的特定范围内的液晶分子受到的电场力和取向力的方向相同。
8.可选地，所述像素电极的每个所述畴区内设置有多个沿同一方向延伸的畴内狭缝以使所述像素电极形成多个电极分支，所述畴内狭缝的延伸方向与所述第一方向呈30
°
～45
°
夹角。
9.可选地，所述畴内狭缝和所述畴间狭缝的宽度均为2.5μm～4μm；所述电极分支的宽度为2.5μm～4μm。
10.第二个方面，本技术实施例提供了一种显示面板，包括：
11.上述的阵列基板，所述阵列基板还包括位于所述像素电极层远离所述第一衬底一侧的第一取向层；
12.彩膜基板，与所述阵列基板相对设置，包括第二衬底、位于所述第二衬底一侧的公共电极以及位于所述公共电极远离所述第二衬底一侧的第二取向层；
13.液晶分子，位于所述阵列基板和所述彩膜基板之间；
14.其中，所述第一取向层或所述第二取向层因光照处理而使液晶分子具有设定预倾角。
15.可选地，所述像素电极包括沿所述第一方向排布的第一畴区、第二畴区、第三畴区和第四畴区，其中，所述第一畴区和所述第二畴区之间以及所述第三畴区和所述第四畴区
之间均设置有所述畴间狭缝；所述第一畴区的畴内狭缝的延伸方向与所述第三畴区的畴内狭缝的延伸方向相同，所述第二畴区的畴内狭缝的延伸方向与所述第四畴区的畴内狭缝的延伸方向相同，且所述第一畴区的畴内狭缝与所述第二畴区的畴内狭缝沿所述第一畴区和所述第二畴区之间的畴间狭缝呈镜像对称。
16.可选地，所述第一畴区的液晶分子的取向夹角为225
°
，所述第二畴区的液晶分子的取向夹角为315
°
，所述第三畴区的液晶分子的取向夹角为45
°
，所述第四畴区的液晶分子的取向夹角为135
°
。
17.可选地，所述像素电极包括沿所述第一方向排布的第一畴区、第二畴区、第三畴区和第四畴区，其中，所述第二畴区和所述第三畴区之间设置有所述畴间狭缝；所述第一畴区的畴内狭缝的延伸方向与所述第四畴区的畴内狭缝的延伸方向相同，所述第二畴区的畴内狭缝的延伸方向与所述第三畴区的畴内狭缝的延伸方向相同，且所述第一畴区的畴内狭缝与所述第二畴区的畴内狭缝沿所述第一畴区和所述第二畴区的分界线呈镜像对称。
18.可选地，所述第一畴区的液晶分子的取向夹角为315
°
，所述第二畴区的液晶分子的取向夹角为45
°
，所述第三畴区的液晶分子的取向夹角为225
°
，所述第四畴区的液晶分子的取向夹角为135
°
。
19.第三个方面，本技术实施例提供了一种显示装置，包括上述的显示面板。
20.第四个方面，本技术实施例提供了一种阵列基板的制作方法，包括：
21.提供第一衬底，并在所述第一衬底的一侧形成像素电极层，所述像素电极层包括多个像素电极，每个所述像素电极包沿第一方向排布的多个畴区，所述像素电极设置有至少一个位于相邻所述畴区之间且沿第二方向延伸的畴间狭缝，所述第二方向与所述第一方向相交；与所述畴间狭缝相邻的两个所述畴区分别为第一相邻畴区和第二相邻畴区，所述第一相邻畴区的特定范围内的液晶分子受到的电场力和取向力的方向相同，和/或所述第二相邻畴区的特定范围内的液晶分子受到的电场力和取向力的方向相同；
22.在所述像素电极层远离所述第一衬底的一侧沉积光控取向材料以作为第一取向层。
23.第五个方面，本技术实施例提供了一种显示面板的制作方法，包括：
24.上述的阵列基板的制作方法；
25.制作彩膜基板的制作方法，包括：在第二衬底的一侧形成公共电极，在所述公共电极远离所述第二衬底的一侧沉积光控取向材料以作为第二取向层；
26.对所述第一取向层进行光照处理，光照处理后的所述第一取向层使所述液晶分子具有设定预倾角；或者对所述第二取向层进行光照处理，光照处理后的所述第二取向层使液晶分子具有设定预倾角；
27.进行液晶滴注，并将所述彩膜基板与所述阵列基板对合。
28.本技术实施例提供的技术方案带来的有益技术效果是：
29.本技术实施例提供的阵列基板及制作方法、显示面板及制作方法、显示装置，像素电极设置有至少一个畴间狭缝，畴间狭缝并非随意设置，只有设置畴间狭缝之后，与该畴间狭缝相邻的至少一侧的畴区的特定范围内的液晶分子因畴间狭缝的存在，而使得受到的电场力的方向和取向力的方向相同，即只有设置畴间狭缝之后，该畴间狭缝的至少一侧的畴区的特定范围内的液晶分子处于安定状态，才设置畴间狭缝，如此能够至少改善畴间狭缝
一侧的液晶分子的暗线情况，从而提升显示面板的光透过率，提升显示面板的显示效果。
30.本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
31.本技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
32.图1为本技术实施例提供的一种阵列基板的截面结构示意图；
33.图2为本技术实施例提供的一种阵列基板中的像素电极的俯视结构示意图；
34.图3为图2所的像素电极沿a
‑
a线切割的相邻畴区的特定范围内的液晶分子所受到的电场力和取向力的示意图；
35.图4为本技术实施例提供的一种显示面板的结构示意图；
36.图5为本技术实施例提供的一种显示面板中一个像素电极的多畴示意图；
37.图6为图5中所示的像素电极中第一畴区和第二畴区若设置畴间狭缝则第一畴区和第二畴区特定范围内的液晶分子所受到的电场力和取向力的示意图；
38.图7为图5中所示的像素电极中第二畴区和第三畴区若设置畴间狭缝则第二畴区和第三畴区特定范围内的液晶分子所受到的电场力和取向力的示意图；
39.图8为图5中所示的像素电极中第三畴区和第四畴区若设置畴间狭缝则第三畴区和第四畴区特定范围内的液晶分子所受到的电场力和取向力的示意图；
40.图9为本技术实施例提供的一种显示面板中一个像素电极的多畴示意图；
41.图10为图9中所示的像素电极中第一畴区和第二畴区若设置畴间狭缝则第一畴区和第二畴区特定范围内的液晶分子所受到的电场力和取向力的示意图；
42.图11为图9中所示的像素电极中第二畴区和第三畴区若设置畴间狭缝则第二畴区和第三畴区特定范围内的液晶分子所受到的电场力和取向力的示意图；
43.图12为图9中所示的像素电极中第三畴区和第四畴区若设置畴间狭缝则第三畴区和第四畴区特定范围内的液晶分子所受到的电场力和取向力的示意图；
44.图13为本技术实施例提供的一种显示装置的框架结构示意图；
45.图14为本技术实施例提供的一种阵列基板的制作方法的流程示意图；
46.图15为本技术实施例提供的一种显示面板的制作方法的流程示意图；
47.图16为图15所示的显示面板的制作方法中步骤s2的流程示意图。
48.附图标记：
[0049]1‑
阵列基板；11
‑
第一衬底；12
‑
像素电极层；121
‑
像素电极；1211
‑
电极框架；1212
‑
电极分支；13
‑
平坦化层；14
‑
取向层；
[0050]2‑
彩膜基板；21
‑
第二衬底；22
‑
滤光单元；r
‑
红色滤光单元；g
‑
绿色滤光单元；b
‑
蓝色滤光单元；23
‑
黑矩阵；24
‑
公共电极；25
‑
取向层；
[0051]3‑
液晶分子；
[0052]
10
‑
畴区；101
‑
第一畴区；101a
‑
第一特定范围；102第二畴区；102a
‑
第二特定范围；102b
‑
第三特定范围；103第三畴区；103a
‑
第四特定范围；103b
‑
第五特定范围；104第三畴区，104a
‑
第六特定范围；
[0053]
100
‑
畴间狭缝；200
‑
畴内狭缝；
[0054]
10a
‑
第一相邻畴区的特定范围；10b
‑
第二相邻畴区的特定范围；ea
‑
第一畴区特定范围内的电场；eb
‑
第二畴区特定范围内的电场；
[0055]
e1a
‑
第一特定范围内的电场；e2a
‑
第二特定范围内的电场；e2b
‑
第三特定范围内的电场；e3a
‑
第四特定范围内的电场；e3b
‑
第五特定范围内的电场；e4a
‑
第六特定范围内的电场。
具体实施方式
[0056]
下面详细描述本技术，本技术的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本技术的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。
[0057]
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
[0058]
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本技术的说明书中使用的措辞“包括”是指存在特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
[0059]
液晶显示面板中，每个像素电极通常对应多个畴区，目前常用的“目”字型uv
2 a曝光方式会于畴区分割处形成曝光暗线，这是由畴区间的液晶分子取向存在不安定性而引起的。
[0060]
在显示面板中，位于畴区内的液晶分子是处于安定状态的，通过调节电场力的大小能够控制该液晶分子的偏转角度从而控制显示亮度；而畴间处的液晶分子是处于不安定状态的，畴间处通常表现为暗线，畴间的宽度越大则显示面板的透过率越低。
[0061]
本技术提供的阵列基板1及制作方法、显示面板及制作方法、显示装置，旨在解决现有技术的如上技术问题。
[0062]
本技术实施例提供了一种阵列基板1，应用于液晶显示面板，如图1至图3所示，本实施例提供的阵列基板1包括：
[0063]
第一衬底11；
[0064]
像素电极层12位于第一衬底11的一侧，包括多个像素电极121，每个像素电极121包沿第一方向y排布的多个畴区10，像素电极121设置有至少一个位于相邻畴区10之间且沿第二方向x延伸的畴间狭缝100，第二方向x与第一方向y相交。具体地，在实际应用中，第二方向x与第一方向y为互相垂直。
[0065]
与畴间狭缝100相邻的两个畴区10分别为第一相邻畴区和第二相邻畴区，第一相邻畴区的特定范围10a内的液晶分子受到的电场力和取向力的方向相同，和/或第二相邻畴区的特定范围10b内的液晶分子受到的电场力和取向力的方向相同。
[0066]
具体地，当液晶分子3所受到的取向力和电场力的方向一致时，则该液晶分子3的偏转方向是确定的，也就是该液晶分子3是处于安定状态的；而当液晶分子3受到的取向力方向和电场力方向是不同的，则该液晶分子3的偏转方向则受到电场力与取向力的大小的影响，即该液晶分子3的偏转方向是不确定的，也就是该液晶分子3处于不安定状态。
[0067]
需要说明的是，特定范围是指与畴间狭缝100相邻的两个畴区10因畴间狭缝100的存在使得电场的方向发生变化，从而使液晶分子3偏转受到影响的范围。
[0068]
具体地，如图2和图3所示，畴间狭缝100两侧的畴区10的特定范围分别为10a和10b，特定范围10a的电场ea和特定范围10b的电场eb的方向不同，由于相邻两个畴区10的液晶分子3的旋转角度不同，即相邻两个畴区10的液晶分子3的取向力方向不同。但综合考虑液晶分子3所受的电场力和取向力，第一相邻畴区的特定范围10a的液晶分子的电场力f
ea
和取向力f
da
相同，第二相邻畴区的特定范围10b的液晶分子3的电场力f
eb
和取向力f
db
也相同，因此，若设置畴间狭缝100能够使得液晶分子3的状态更为安定，则选择设置畴间狭缝100。
[0069]
需要说明的是，虽然图2和图3所示的阵列基板中，畴间狭缝100两侧的第一相邻畴区10a和第二相邻畴区10b内的液晶分子3的电场力和取向力都相同，但实际上，只需要第一相邻畴区10a或第二相邻畴区10b的特定范围内的液晶分子3的电场力和取向力方向相同，即可对畴间暗线情况进行改善。
[0070]
本实施例提供的阵列基板1中，像素电极121设置有至少一个畴间狭缝100，与畴间狭缝100相邻的两个畴区10分别为第一相邻畴区和第二相邻畴区，第一相邻畴区的特定范围10a内的液晶分子受到的电场力和取向力的方向相同，和/或第二相邻畴区的特定范围10b内的液晶分子受到的电场力和取向力的方向相同，而液晶分子受到的电场力和取向力相同时则处于稳定状态，如此能够至少改善畴间狭缝100一侧的液晶分子3的暗线情况，从而提升显示面板的光透过率，提升显示面板的显示效果。
[0071]
如图2所示，本实施例提供的阵列基板1中，像素电极121的每个畴区10内设置有多个沿同一方向延伸的畴内狭缝200以使像素电极121形成多个电极分支1212，畴内狭缝200的延伸方向与第一方向y呈30
°
～45
°
夹角。具体地，像素电极121还包括电极框架1211，电极分支1212均位于电极框架1211内且与电极框架1211连接。
[0072]
需要说明的是，本技术中所说的“畴内狭缝200的延伸方向与第一方向y所呈的夹角”是指两者之间所呈的锐角。
[0073]
如图2所示，本实施例提供的阵列基板1中，畴内狭缝200和畴间狭缝100的宽度d2均为2.5μm～4μm；电极分支1212的宽度d1为2.5μm～4μm。进一步地，畴内狭缝200和畴间狭缝100的宽度d2优选为2.5μm～3.5μm；电极分支1212的宽度d1为2.5μm～3.5μm。通过设置狭缝以及电极分支1212的宽度，能够有效控制狭缝所引起的电场的倾斜角度的变化，从而更好地控制液晶分子3的偏转。
[0074]
基于同一发明构思，本技术实施例提供了一种显示面板，如图4所示，本实施例提供的显示面板包括上述实施例中的阵列基板1，具有上述实施例中的阵列基板1的有益效果，在此不再赘述。
[0075]
具体地，如图4所示，本实施例中的显示面板还包括与阵列基板1相对设置的彩膜基板2以及位于阵列基板1和彩膜基板2之间的液晶分子3。其中，阵列基板1还包括位于像素电极层12远离第一衬底11一侧的第一取向层14，彩膜基板2包括第二衬底21、位于第二衬底
21靠近阵列基板一侧的公共电极24以及位于公共电极24远离第二衬底21一侧的第二取向层25，第一取向层14和第二取向层25的材料均为光控取向材料，第一取向层14或第二取向层25因光照处理而使液晶分子3具有设定预倾角。
[0076]
具体地，如图4所示，本实施例提供的显示面板中，像素电极121与公共电极24之间形成的电场用于驱动液晶分子3转动。该显示面板中，彩膜基板2还包括位于第二衬底21靠近阵列基板1一侧的多个滤光单元22以及包围上述滤光单元22的黑矩阵。多个彩色滤光单元22包括红色滤光单元r、绿色滤光单元g和蓝色滤光单元b，每个滤光单元22在第一衬底11上正投影位于一个像素电极121在第一衬底11上的正投影内。
[0077]
需要说的是，虽然图4中所示的公共电极24位于滤光单元22远离第二衬底21的一侧，但在具体实施时，也可以先在第二衬底21上制作公共电极24，之后再在公共电极24远离第二衬底21的一侧制作滤光单元22。但若彩膜基板2包括取向层25，则取向层25位于滤光单元22和公共电极24远离第二衬底21的一侧。
[0078]
本实施例中的显示面板，只需对阵列基板1或彩膜基板的取向层进行光照处理，相比现有技术中阵列基板和彩膜基板上的取向层都需要进行光照处理，能够简化取向层光照处理工艺，有利于降低显示装置的生产成本。
[0079]
本实施例提供的显示面板，综合考虑每个液晶分子3的取向以及电场的影响，从而是否在位于两个畴区10之间的像素电极121上设置畴间狭缝100，以下结合具体实施例对像素电极121上畴间狭缝100的设置方式以及液晶分子3取向方式进行详细说明。
[0080]
如图5所示，在一个具体的实施例中，像素电极121包括沿第一方向排布的第一畴区、第二畴区102、第三畴区103和第四畴区104，其中，第二畴区102和第三畴区103之间设置有畴间狭缝100；第一畴区101的畴内狭缝200的延伸方向与第四畴区104的畴内狭缝200的延伸方向相同，第二畴区102的畴内狭缝200的延伸方向与第三畴区103的畴内狭缝200的延伸方向相同，且第一畴区101的畴内狭缝200与第二畴区102的畴内狭缝200沿第一畴区101和第二畴区102的分界线呈镜像对称。
[0081]
如图5所示，在本实施例提供的显示面板中，液晶分子3的取向与畴间狭缝100的延伸方向平行，基于图5中所示的像素电极121的设置，第一畴区101的液晶分子3的取向夹角为315
°
，第二畴区102的液晶分子3的取向夹角为45
°
，第三畴区103的液晶分子3的取向夹角为225
°
，第四畴区104的液晶分子3的取向夹角为135
°
。具体地，液晶分子3的取向为液晶分子3头部指向尾部的方向，液晶分子3的头部是指图5中所示锥形的底面，而液晶分子3的尾部是指图5所示的锥形的顶部。
[0082]
需要说明的是，本技术中所说的液晶分子3的取向夹角是指液晶分子3的取向与第二方向x沿逆时针方向所呈的夹角，液晶分子3的取向夹角表明了液晶分子3受到的取向力的方向。
[0083]
以下结合图5所示的显示面板中像素电极121的设计以及各畴区10液晶分子3的取向，说明为何仅在第二畴区102和第三畴区103之间设置畴间狭缝100。
[0084]
如图5所示，假设在第一畴区101和第二畴区102之间设置畴间狭缝100，则第一畴区101的特定范围为第一特定范围101a；第二畴区102包括靠近第一畴区101的第二特定范围102a和靠近第三畴区103的第三特定范围102b；第三畴区103包括靠近第二畴区102的第四特定范围103a和靠近第四畴区104的第五特定范围103b；第四畴区104包括第六特定范围
104a。
[0085]
如图5所示，以第二取向层25经过光照处理为例，第二取向层25对应第一畴区101、第二畴区102、第三畴区103和第四畴区104内的光照分别为uv1、uv2、uv3和uv4，且uv1、uv2、uv3和uv4的方向分别与相应畴区的液晶分子3的取向力的方向相反，具体地，液晶分子3在第一畴区101的取向力为f
d1
，液晶分子3在第二畴区102的取向力为f
d2
，液晶分子3在第三畴区103的取向力为f
d3
，液晶分子3在第四畴区104的取向力为f
d4
。
[0086]
请结合图5和图6所示，假设第一畴区101和第二畴区102之间设置有畴间狭缝100，则第一特定范围内的电场e1a的方向和第二特定范围内的电场e2a的方向均向畴间狭缝一侧倾斜。受到第一特定范围内的电场e1a和第二特定范围内的电场e2a倾斜的影响，第一特定范围101a内的液晶分子3所受到的取向力f
d1
与电场力f
e1
的方向相反，第二特定范围102a内的液晶分子3所受到的取向力f
d2
与电场力f
e2
的方向也相反，因此，若在第一畴区101和第二畴区102之间设置畴间狭缝100会加剧第一畴区101和第二畴区102之间以及第一特定范围101a和第二特定范围102a内的液晶分子3的不安定，这会使得畴间暗线情况恶化，因此，第一畴区101和第二畴区102之间不应设置畴间狭缝100。
[0087]
如图5和图7所示，假设在第二畴区102和第三畴区103之间设置畴间狭缝100，则第三特定范围内的电场e2b的方向和第四特定范围内的电场e3a的方向均向畴间狭缝一侧倾斜。受到第三特定范围内的电场e2b和第四特定范围内的电场e3a倾斜的影响，第三特定范围102b内的液晶分子3所受到的取向力f
d2
与电场力f
e3
的方向相同，第四特定范围103a内的液晶分子3所受到的取向力f
d3
与电场力f
e4
的方向也相同，因此，若在第二畴区102和第三畴区103之间设置畴间狭缝100，则会使得第二畴区102和第三畴区103之间以及第三特定范围102b和第四特定范围103a内内的液晶分子3的更为安定，这会改善畴间暗线情况，因此，第二畴区102和第三畴区103之间应设置畴间狭缝100。
[0088]
如图5和图8所示，假设在第三畴区103和第四畴区104之间设置畴间狭缝100，则第五特定范围内的电场e3b的方向和第六特定范围内的电场e4a的方向均向畴间狭缝一侧倾斜。受到第三特定范围内的电场e3b和第四特定范围内的电场e4a倾斜的影响，第五特定范围103b内的液晶分子3所受到的取向力f
d3
与电场力f
e5
的方向相反，第六特定范围104a内的液晶分子3所受到的取向力f
d4
与电场力f
e6
的方向也相反，因此，若在第三畴区103和第四畴区104之间设置畴间狭缝100会加剧第三畴区103和第四畴区104之间、以及第五特定范围103b和第六特定范围104a内的液晶分子3的不安定，这会使得畴间暗线情况恶化，因此，第三畴区103和第四畴区104之间不应设置畴间狭缝100。
[0089]
结合图5至图8，设计了如图5所示的像素电极121以及液晶分子3的取向，使得显示面板的畴间暗线情况得以改善，提升了显示面板的显示效果。
[0090]
如图9所示，在另一个具体的实施例中，像素电极121包括沿第一方向排布的第一畴区101、第二畴区102、第三畴区103和第四畴区104，其中，第一畴区101和第二畴区102之间以及第三畴区103和第四畴区104之间均设置有畴间狭缝100；第一畴区101的畴内狭缝200的延伸方向与第三畴区103的畴内狭缝200的延伸方向相同，第二畴区102的畴内狭缝200的延伸方向与第四畴区104的畴内狭缝200的延伸方向相同，且第一畴区101的畴内狭缝200与第二畴区102的畴内狭缝200沿第一畴区101和第二畴区102之间的畴间狭缝100呈镜像对称。
[0091]
在显示面板中，液晶分子3的取向(液晶分子3头部指向尾部的方向)与畴间狭缝100的延伸方向平行，基于图5中所示的像素电极121的设置，第一畴区101的液晶分子3的取向夹角为225
°
，第二畴区102的液晶分子3的取向夹角为315
°
，第三畴区103的液晶分子3的取向夹角为45
°
，第四畴区101的液晶分子3的取向夹角为135
°
。
[0092]
如图9所示，假设在第一畴区101和第二畴区102之间设置畴间狭缝100，则第一畴区101的特定范围为第一特定范围101a；第二畴区102包括靠近第一畴区101的第二特定范围102a和靠近第三畴区103的第三特定范围102b；第三畴区103包括靠近第二畴区102的第四特定范围103a和靠近第四畴区104的第五特定范围103b；第四畴区104包括第六特定范围104a。
[0093]
如图9所示，以第二取向层25经过光照处理为例，第二取向层25对应第一畴区101、第二畴区102、第三畴区103和第四畴区104内的光照分别为uv1、uv2、uv3和uv4，且uv1、uv2、uv3和uv4的方向分别与相应畴区的液晶分子3的取向力的方向相反，具体地，液晶分子3在第一畴区101的取向力为f
d1
，液晶分子3在第二畴区102的取向力为f
d2
，液晶分子3在第三畴区103的取向力为f
d3
，液晶分子3在第四畴区104的取向力为f
d4
。
[0094]
如图9和图10所示，假设在第一畴区101和第二畴区102之间设置畴间狭缝100，则第一特定范围内的电场e1a的方向和第二特定范围内的电场e2a的方向均向畴间狭缝一侧倾斜。受到第一特定范围内的电场e1a和第二特定范围内的电场e2a倾斜的影响，第一特定范围101a内的液晶分子3所受到的取向力f
d1
与电场力f
e1
的方向相反，第二特定范围102a内的液晶分子3所受到的取向力f
d2
与电场力f
e2
的方向相同，因此，若在第一畴区101和第二畴区102之间设置畴间狭缝100，能够使得第二特定范围102a内的液晶分子3的更为安定，这会使得第一畴区101和第二畴区102之间的畴间暗线情况得以改善，因此，第一畴区101和第二畴区102之间应设置畴间狭缝100。
[0095]
如图9和图11所示，假设在第二畴区102和第三畴区103之间设置畴间狭缝100，则第三特定范围内的电场e2b的方向和第四特定范围内的电场e3a的方向均向畴间狭缝一侧倾斜。受到第三特定范围内的电场e2b和第四特定范围内的电场e3a倾斜的影响，则第三特定范围102b内的液晶分子3所受到的取向力f
d2
与电场力f
e3
的方向不同，第四特定范围103a内的液晶分子3所受到的取向力f
d3
与电场力f
e4
的方向也不同，因此，若在第二畴区102和第三畴区103之间设置畴间狭缝100，则会加剧第二畴区102和第三畴区103之间的液晶分子3的不安定，这会使得畴间暗线情况恶化，因此，第二畴区102和第三畴区103之间不应设置畴间狭缝100。
[0096]
如图9和图12所示，假设在第三畴区103和第四畴区104之间设置畴间狭缝100，则第五特定范围内的电场e3b的方向和第六特定范围内的电场e4a的方向均向畴间狭缝一侧倾斜。受到第三特定范围内的电场e3b和第四特定范围内的电场e4a倾斜的影响，第五特定范围103b内的液晶分子3所受到的取向力f
d3
与电场力f
e5
的方向相同，第六特定范围104a内的液晶分子3所受到的取向力f
d4
与电场力f
e6
的方向相反，因此，若在第三畴区103和第四畴区104之间设置畴间狭缝100使得第三畴区103的特定范围的液晶分子3的更为安定，这会改善第三畴区103和第四畴区104之间的暗线情况，因此，第三畴区103和第四畴区104之间应设置畴间狭缝100。
[0097]
结合图9至图12，设计了如图9所示的像素电极121以及液晶分子3的取向，使得显
示面板的畴间暗线情况得以改善，提升了显示面板的显示效果。
[0098]
结合图5和图9，综合每个畴区10的取向与畴间狭缝100对液晶分子3安定性的影响，通过设计每个畴区10液晶分子3的取向以及相邻两个畴区10之间是否设计畴间狭缝100，能够有效改善畴间暗线情况，提升显示面板的出光率，具体地，在验证实验中，通过适当设置畴间狭缝100能够将显示面板的出光率提升6％以上。
[0099]
基于同一发明构思，本技术实施例提供了显示装置，如图13所示，该显示装置包括上述实施例中的显示面板，具有上述实施例中的显示面板的有益效果，在此不再赘述。
[0100]
具体地，如图13所示，该显示装置还包括驱动芯片和供电电源，其中，驱动芯片用于为显示面板提供驱动信号，供电电源用于为显示面板提供电能。
[0101]
基于同一发明构思，本技术实施例提供了一种阵列基板1的制作方法，如图14所示，本实施例提供的阵列基板1的制作方法包括：
[0102]
s11：提供第一衬底11，并在第一衬底11的一侧形成像素电极层12，像素电极层12包括多个像素电极121，每个像素电极121包沿第一方向y排布的多个畴区10，像素电极121设置有至少一个位于相邻畴区10之间且沿第二方向c延伸的畴间狭缝100，第二方向x与第一方向y相交；与畴间狭缝100相邻的两个畴区10分别为第一相邻畴区和第二相邻畴区，第一相邻畴区的特定范围10a内的液晶分子受到的电场力和取向力的方向相同，和/或第二相邻畴区的特定范围10b内的液晶分子受到的电场力和取向力的方向相同。
[0103]
s21：在像素电极层12远离第一衬底11的一侧沉积光控取向材料以作为第一取向层14。
[0104]
本实施例提供的阵列基板1制作方法，像素电极121设置有至少一个畴间狭缝100，与畴间狭缝100相邻的两个畴区10分别为第一相邻畴区和第二相邻畴区，第一相邻畴区的特定范围10a内的液晶分子受到的电场力和取向力的方向相同，和/或第二相邻畴区的特定范围10b内的液晶分子受到的电场力和取向力的方向相同，而液晶分子受到的电场力和取向力相同时则处于稳定状态，如此能够至少改善畴间狭缝100一侧的液晶分子3的暗线情况，从而提升显示面板的光透过率，提升显示面板的显示效果。
[0105]
基于同一发明构思，本技术实施例提供了一种显示面板的制作方法，如图15所示，本实施例提供的显示面板的制作方法包括：
[0106]
s1：上述实施例中的阵列基板1的制作方法。
[0107]
s2：彩膜基板的制作方法。具体地，如图16所示，该彩膜基板的制作方法包括：
[0108]
s21：在滤光单元22远离第二衬底21的一侧形成公共电极24。
[0109]
s22：公共电极24远离第二衬底21的一侧乘积光控取向材料以作为第二取向层25。
[0110]
具体地，彩膜基板的制作方法还包括：在第二衬底21的一侧形成多个滤光单元以及包围上述滤光单元的黑矩阵23。根据具体需求，可以先制作滤光单元22和黑矩阵23，再制作公共电极24；也可以先制作公共电极24，再制作滤光单元22和黑矩阵23。
[0111]
s3：对第一取向层14进行光照处理，光照处理后的第一取向层14使液晶分子3具有设定预倾角；或者对第二取向层25进行光照处理，光照处理后的第二取向层25使液晶分子3具有设定预倾角。
[0112]
s4：进行液晶滴注，并将彩膜基板2与阵列基板1对合。
[0113]
本实施例提供的显示面板的制作方法，仅对阵列基板1上的第一取向层14或彩膜
基板2上的第二取向层25进行光照处理，相比现有技术中为了使液晶分子具有预倾角，阵列基板和彩膜基板上的取向层都需要进行光照处理，能够简化取向层光照处理工艺，有利于降低显示装置的生产成本。
[0114]
应用本技术实施例，至少能够实现如下有益效果：
[0115]
本技术实施例提供的阵列基板及制作方法、显示面板及制作方法、显示装置，像素电极设置有至少一个畴间狭缝，畴间狭缝并非随意设置，只有设置畴间狭缝之后，与该畴间狭缝相邻的至少一侧的畴区的特定范围内的液晶分子因畴间狭缝的存在，而使得受到的电场力的方向和取向力的方向相同，即只有设置畴间狭缝之后，该畴间狭缝的至少一侧的畴区的特定范围内的液晶分子处于安定状态，才设置畴间狭缝，如此能够至少改善畴间狭缝一侧的液晶分子的暗线情况，从而提升显示面板的光透过率，提升显示面板的显示效果。
[0116]
本技术领域技术人员可以理解，本技术中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本技术中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本技术中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
[0117]
在本技术的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0118]
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0119]
在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
[0120]
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0121]
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
[0122]
以上仅是本技术的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。