显示面板和显示装置的制作方法

1.本公开涉及显示技术领域，尤其涉及一种显示面板和显示装置。


背景技术：

2.在显示技术领域，如液晶显示器(liquid crystal di splay,lcd)和有机电致发光显示器(organic light emitting display,oled)因其具有轻、薄、低功耗、高亮度，以及高画质等优点，在显示技术领域占据重要的地位。
3.目前，对于显示产品，各大厂商都极力追求“臻品”画面。但在实际显示画面中，某一显示区域往往会受到相邻区域的影响，从而造成画面显示异常，即串扰(crosstalk)。
4.所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

5.本公开的目的在于提供一种显示面板和显示装置，该显示面板使数据线与像素电极之间的耦合电容cpd大幅度减小，进而降低串扰值，使显示画面更趋向于“臻品”画面。
6.为实现上述发明目的，本公开采用如下技术方案：
7.根据本公开的第一个方面，提供一种显示面板，包括：
8.衬底基板；
9.多条数据线，设于所述衬底基板的一侧，多条所述数据线沿列方向延伸，沿行方向间隔排布；
10.多条栅线，设于所述数据线靠近所述衬底基板的一侧，多条所述栅线沿行方向延伸，沿列方向间隔排布，所述数据线和所述栅线相互交叉界定出多个像素区；
11.像素电极，位于所述像素区内，所述像素电极设于所述数据线靠近所述衬底基板的一侧，所述像素电极和所述栅线位于所述数据线靠近所述衬底基板的同一层；
12.屏蔽电极，设于所述数据线靠近所述衬底基板的一侧，位于相邻两个所述像素区之间，所述屏蔽电极和所述像素电极位于所述数据线靠近所述衬底基板的同一层，所述屏蔽电极和所述像素电极绝缘，且所述屏蔽电极与所述栅线绝缘；
13.所述屏蔽电极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重叠。
14.在本公开的一种示例性实施例中，所述屏蔽电极的延伸方向与所述数据线的延伸方向相同，在垂直于所述数据线的延伸方向上，所述屏蔽电极在所述衬底基板上的正投影完全覆盖所述数据线在所述衬底基板上的正投影。
15.在本公开的一种示例性实施例中，在垂直于所述数据线的延伸方向上，所述屏蔽电极在所述衬底基板上的正投影至少部分位于所述数据线在所述衬底基板上的正投影的外围。
16.在本公开的一种示例性实施例中，还包括：
17.栅极层，与所述栅线同层设置；
18.栅极绝缘层，设于所述栅极层和所述栅线背离所述衬底基板的一侧，所述栅极绝缘层覆盖所述栅极层的表面；
19.有源层，设于所述栅极绝缘层背离所述衬底基板的一侧；
20.源漏极层，与所述数据线同层设置，位于所述有源层背离所述衬底基板的一侧；
21.钝化层，设于所述数据线背离所述衬底基板的一侧；
22.公共电极，设于所述钝化层背离所述衬底基板的一侧；
23.所述像素区包括间隔排列的第一像素区和第二像素区，在位于相邻所述第一像素区和所述第二像素区之间的所述数据线和所述屏蔽电极中，所述数据线与位于所述第一像素区的所述源漏极层连接，所述屏蔽电极与位于所述第二像素区的所述公共电极连接。
24.在本公开的一种示例性实施例中，所述屏蔽电极包括：
25.延伸段，沿第一方向延伸，所述第一方向与所述数据线的延伸方向平行；
26.连接段，连接于所述延伸段的一端，且所述连接段由所述延伸段靠近所述第二像素区的一侧朝所述第二像素区方向延伸而出，所述屏蔽电极通过所述连接段与所述公共电极连接。
27.在本公开的一种示例性实施例中，所述屏蔽电极在所述衬底基板上的正投影位于所述像素电极在所述衬底基板上的正投影的外围。
28.在本公开的一种示例性实施例中，所述连接段靠近所述第二像素区的外边缘形成有第一拐角，位于所述第二像素区的所述像素电极的靠近所述连接段的外边缘形成有第二拐角，所述第一拐角和所述第二拐角的形状相匹配。
29.在本公开的一种示例性实施例中，还包括：
30.彩膜基板，设于所述公共电极背离所述衬底基板的一侧，所述彩膜基板包括多个遮光部和被所述遮光部分割的多个滤光区，所述滤光区与所述像素区在垂直于所述衬底基板的方向上一一对应设置，所述滤光区在所述衬底基板上的正投影位于所述像素区在所述衬底基板上的正投影区域内；
31.其中，所述屏蔽电极与所述公共电极过孔连接，所述遮光部在所述衬底基板上的正投影完全覆盖所述屏蔽电极和所述过孔在所述衬底基板上的正投影。
32.在本公开的一种示例性实施例中，所述显示面板还包括薄膜晶体管，所述薄膜晶体管位于所述像素区，所述薄膜晶体管包括所述栅极层、所述栅极绝缘层、所述有源层和所述源漏极层；
33.所述过孔位于所述第二像素区，所述过孔沿第二方向设于所述第一像素区的所述薄膜晶体管的一侧，所述第二方向与所述栅线的延伸方向平行。
34.在本公开的一种示例性实施例中，在垂直于所述数据线的延伸方向上，所述屏蔽电极的尺寸比所述数据线的尺度大2-4μm。
35.在本公开的一种示例性实施例中，所述屏蔽电极为透明电极。
36.根据本公开的第一个方面，提供一种显示装置，包括第一方面所述的显示面板。
37.本公开提供的显示面板，包括衬底基板、多条数据线、多条栅线、像素电极和屏蔽电极。其中，屏蔽电极与栅线绝缘，屏蔽电极设于数据线靠近衬底基板的一侧，且位于相邻两个像素区之间，屏蔽电极和像素电极位于数据线靠近衬底基板的同一层，屏蔽电极和像
素电极绝缘；屏蔽电极在衬底基板上的正投影与数据线在衬底基板上的正投影至少部分重叠。该屏蔽电极可以屏蔽掉数据线周围产生的大部分的电场线，且该屏蔽电极产生的部分电场线会与数据线相互抵消，从而使数据线与像素电极之间的耦合电容cpd大幅度减小，进而降低串扰值，使显示画面更趋向于“臻品”画面。
附图说明
38.通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
39.图1是串扰不良模拟示意图；
40.图2是相关技术中显示面板结构示意图；
41.图3是图2中a-a截面图；
42.图4是相关技术中数据线和像素电极耦合电容等效原理结构图；
43.图5是本公开示例性实施例中结构示意图；
44.图6是图4中b-b截面图；
45.图7是图4中c-c截面图；
46.图8是本公开示例性实施例中数据线和像素电极之间耦合电容和边缘场电容等效原理结构图；
47.图9是本公开示例性实施例中形成像素电极结构示意图；
48.图10是本公开示例性实施例中形成栅极层、栅线和屏蔽电极结构示意图；
49.图11是本公开示例性实施例中形成有源层结构示意图；
50.图12是本公开示例性实施例中形成源漏极层、数据线结构示意图；
51.图13是本公开示例性实施例中形成钝化层、过孔结构示意图。
52.图中主要元件附图标记说明如下：
53.01-数据线；02-栅极层；03-像素电极；04-公共电极；05-栅极绝缘层；06-钝化层；07-衬底基板；08-栅线；
54.1-衬底基板；2-数据线；3-栅线；4-像素区；4a-第一像素区；4b-第二像素区；41-像素电极；411-第二拐角；42-公共电极；5-屏蔽电极；51-延伸段；52-连接段；521-第一拐角；6-栅极层；7-栅极绝缘层；8-有源层；9-源漏极层；10-钝化层；101-过孔；20-彩膜基板；201-遮光部；202-滤光区；30-薄膜晶体管；x-第一方向；y-第二方向。
具体实施方式
55.现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
56.在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
57.所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的主要技术创意。
58.当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
59.用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
60.在薄膜晶体管液晶显示领域中，各大厂商一直极力追求“臻品”画面：在不同的显示区域中，按预设情况达到不同画面的显示要求。如图1所示(以中间l255，四周l127灰白画面为例)，即要求在中间
⑤
区域显示l255画面，而在四周
①‑④
/
⑥‑⑨
区域则显示l127画面。
61.显示装置至少包括设置有像素阵列的阵列基板，一般阵列基板包括位于相邻两个像素区的栅线和数据线，以及位于像素区域的像素电极和公共电极等。相关技术中，为了达到上述“臻品”画面的显示要求，以传统的ads(advanced super dimension switch，高级超维场转换技术)显示模式为基础设计，通过利用在数据线和栅线中分别输入不同的列反转信号以实现点反转的显示效果，最终达到更好的控制不同显示区域的目的。
62.传统的ads显示模式中所对应的像素结构(以6mask设计为例)如图2所示：数据线01和栅线08交叉界定出像素区，栅线08连接至栅极层02，数据线01和栅线08为显示画面提供驱动信号。在图3中所示结构为图2中a-a截面图，由图中可以看出：栅极层02与像素电极03位于衬底基板07同一层，栅极层02与像素电极03属于同层金属；数据线01为金属材料，在二者的上方且通过栅极绝缘层05隔开；而公共电极04属于顶层金属，通过钝化层06与数据线01之间分隔开。
63.如图4所示，在该结构中，当不同的像素区输入不同的电学信号时，由于输入信号的不同，某一像素区会受其相邻像素区输入信号的影响。例如，在图1中所示
⑤
区域内数据线中通过较大的电学信号，而在其周围像素区中通过的电学信号较小时，则在周围像素区内的像素电极会受到
⑤
区域数据线电场的影响，即产生耦合电容cpd，从而影响周围像素区的正常显示，这也就是我们通常所说的串扰(crosstalk)不良。
64.如图5至图7所示，本公开实施例中提供一种显示面板，包括衬底基板1、多条数据线2、多条栅线3、像素电极41和屏蔽电极5。其中，多条数据线2设于衬底基板1的一侧，多条数据线2沿列方向延伸，沿行方向间隔排布；多条栅线3设于数据线2靠近衬底基板1的一侧，多条栅线3沿行方向延伸，沿列方向间隔排布，数据线2和栅线3相互交叉以界定出多个像素区4；像素电极41位于像素区4内，像素电极41设于数据线2靠近衬底基板1的一侧，像素电极41和栅线3位于数据线2靠近衬底基板1的同一层；屏蔽电极5，设于数据线2靠近衬底基板1的一侧，位于相邻两个像素区4之间，屏蔽电极5和像素电极41位于数据线2靠近衬底基板1的同一层，屏蔽电极5和像素电极41绝缘，且屏蔽电极5与栅线3绝缘。
65.本公开提供的显示面板，包括衬底基板1、多条数据线2、多条栅线3、像素电极41和屏蔽电极5。其中，屏蔽电极5与栅线3绝缘，屏蔽电极5设于数据线2靠近衬底基板1的一侧，
且位于相邻两个像素区4之间，屏蔽电极5和像素电极41位于数据线2靠近衬底基板1的同一层，屏蔽电极5和像素电极41绝缘；屏蔽电极5在衬底基板1上的正投影与数据线2在衬底基板1上的正投影至少部分重叠。该屏蔽电极5可以屏蔽掉数据线2周围产生的大部分的电场线，且该屏蔽电极5产生的部分电场线会与数据线2相互抵消，从而使数据线2与像素电极41之间的耦合电容cpd大幅度减小，进而降低串扰值，使显示画面更趋向于“臻品”画面。
66.下面结合附图对本公开实施方式提供的显示面板的各部件进行详细说明：
67.如图5至图7所示，本公开实施例中提供一种显示面板，该显示面板可以是tft-lcd(thin film transistor liquid crystal display，薄膜晶体管30液晶)显示面板。
68.衬底基板1可以为无机材料的衬底基板1，也可以为有机材料的衬底基板1。举例而言，在本公开的一种实施方式中，衬底基板1的材料可以为钠钙玻璃(soda-lime glass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中，衬底基板1的材料可以为聚甲基丙烯酸甲酯(polymethyl methacrylate，pmma)、聚乙烯醇(polyvinyl alcohol，pva)、聚乙烯基苯酚(polyvinyl phenol，pvp)、聚醚砜(polyether sulfone，pes)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(poly carbonate，pc)、聚对苯二甲酸乙二酯(polyethylene terephthalate，pet)、聚萘二甲酸乙二酯(polyethylene naphthalate，pen)或其组合。衬底基板1也可以为柔性衬底基板1，举例而言，在本公开的一种实施方式中，衬底基板1的材料可以为聚酰亚胺(polyimide，pi)。衬底基板1还可以为多层材料的复合，举例而言，在本公开的一种实施方式中，衬底基板1可以包括依次层叠设置的底膜层(bottom film)、压敏胶层、第一聚酰亚胺层和第二聚酰亚胺层。
69.多条数据线2和多条栅线3设于衬底基板1的一侧，多条数据线2沿列方向延伸，沿行方向间隔排布，多条栅线3设于数据线2靠近衬底基板1的一侧，多条栅线3沿行方向延伸，沿列方向间隔排布，数据线2和栅线3相互交叉以界定出多个像素区4。在此需说明的是，本公开行列是相对概念，且行与列不一定绝对垂直。举例而言，本公开数据线2也可以沿行方向延伸，沿列方向间隔排布，栅线3可以沿列方向延伸，沿行方向间隔排布，数据线2和栅线3相互交叉界定出多个像素区4。
70.栅线3和数据线2可以为一层导电材料，也可以为多层导电材料的层叠。举例而言，在本公开的一种实施方式中，栅线3可以包括依次层叠的第一导电材料层、第二导电材料层和第一导电材料层，即呈现三明治结构。其中，第一导电材料层可以选用耐腐蚀的金属或者合金，例如可以选用钼；第二导电材料层可以选用高导电率的金属或者合金，例如可以选用铜、铝、银等。再举例而言，在本公开的另一种实施方式中，栅线3可以包括一层导电材料，例如栅线3的材料可以为钼。数据线2可以与栅线3包含同样的导电材料。
71.在一些实施例中，显示面板还包括栅极层6，设于数据线2靠近衬底基板1的一侧，与栅线3同层设置。栅极层6可以包括金属材料或者合金材料，以保证其良好的导电性能。当然，该栅极层6也可以采用透明导电材料，如ito(氧化铟锡)、izo(氧化铟锌)等。
72.栅极层6和栅线3可通过光刻工艺形成，且栅线3和栅极层6可通过同一道光刻工艺形成。举例而言，可以先在衬底基板1的一侧沉积形成导电材料层，然后对该导电材料层进行图案化，进而获得所需的栅线3和栅极层6。
73.显示面板还包括栅极绝缘层7，设于栅极层6和栅线3背离衬底基板1的一侧，栅极绝缘层7覆盖栅极层6的表面。栅极绝缘层7可采用氮化硅、氧化硅、氧化铝等单膜层或由其
组合形成的多膜层。栅极绝缘层7可以通过沉积的方法形成，例如可以通过气相化学沉积的方法形成一层氧化硅层作为栅极绝缘材料层，栅极绝缘材料层图案化之后可以形成栅极绝缘层7。
74.显示面板还包括有源层8，设于栅极绝缘层7背离所述衬底基板1的一侧。有源层8的材料可以为多晶硅或igzo(铟镓锌氧化物)，其可以通过掺杂等工艺改变不同位置处的导电性能。
75.显示面板还包括源漏极层9，与数据线2同层设置，位于有源层8背离衬底基板1的一侧。源漏极层9包括源极和漏极，该源极和漏极与有源层8连接。
76.栅极层6、栅极绝缘层7、有源层8和源漏极层9可用于形成薄膜晶体管30。在本公开一些实施例中，显示面板还包括薄膜晶体管30，薄膜晶体管30位于像素区4，薄膜晶体管30包括栅极层6、栅极绝缘层7、有源层8和源漏极层9。薄膜晶体管30作为像素驱动电路的组成结构，以驱动液晶像素区。
77.像素电极41位于像素区4内，像素电极41设于数据线2靠近衬底基板1的一侧，像素电极41和栅线3位于数据线2靠近衬底基板1的同一层。像素电极41可以为板状电极或狭缝电极。在本公开一些实施例中，像素电极41为板状电极。该像素电极41可以在形成栅极层6和栅线3之前形成。具体可通过在衬底基板1表面沉积像素电极材料层，之后对该像素电极材料层图案化，从而获得所需的像素电极41。像素电极41可采用ito(氧化铟锡)、izo(氧化铟锌)等透明导电材料制成。
78.屏蔽电极5与栅线3绝缘，屏蔽电极5设于数据线2靠近衬底基板1的一侧，且位于相邻两个像素区4之间，屏蔽电极5和像素电极41位于数据线2靠近衬底基板1的同一层，屏蔽电极5和像素电极41绝缘，且屏蔽电极5与栅线3绝缘。屏蔽电极5在衬底基板1上的正投影与数据线2在衬底基板1上的正投影至少部分重叠。
79.屏蔽电极5和像素电极41位于数据线2靠近衬底基板1的同一层，可以是位于衬底基板1的一侧的同一表面。当衬底基板1的一侧不设置有其他膜层时，屏蔽电极5和像素电极41可位于衬底基板1的同一表面；当衬底基板1设置有其他膜层，如平坦化层时，屏蔽电极5和像素电极41可位于该平坦化层背离衬底基板1的同一表面。屏蔽电极5和像素电极41绝缘。
80.在一些实施例中，屏蔽电极5、栅线3或栅极层6同层设置。屏蔽电极5、栅线3和栅极层6可通过同一道构图工艺形成。举例而言，可以先在衬底基板1的一侧沉积形成导电材料层，然后对该导电材料层进行图案化，进而获得所需的屏蔽电极5、栅线3和栅极层6。形成的屏蔽电极5与栅线3绝缘。
81.屏蔽电极5可以包括金属材料或者合金材料，以保证其良好的导电性能。当然，该屏蔽电极5也可以为透明电极，采用透明导电材料，如ito(氧化铟锡)、izo(氧化铟锌)等。
82.如图8所示，屏蔽电极5在衬底基板1上的正投影与数据线2在衬底基板1上的正投影至少部分重叠。当屏蔽电极5和数据线2的位置对应时，该屏蔽电极5可以屏蔽掉数据线2周围产生的大部分的电场线，且该屏蔽电极5产生的部分电场线会与数据线2相互抵消，从而使数据线2与像素电极41之间的耦合电容cpd大幅度减小，进而降低串扰值，使显示画面更趋向于“臻品”画面。
83.如图5所示，在本公开一些实施例中，屏蔽电极5的延伸方向与数据线2的延伸方向
相同，在垂直于数据线2的延伸方向上，屏蔽电极5在衬底基板1上的正投影完全覆盖数据线2在衬底基板1上的正投影。在该实施例中，垂直于数据线2的延伸方向也即数据线2的宽度方向，而在垂直于数据线2的延伸方向上，屏蔽电极5在衬底基板1上的正投影完全覆盖数据线2在衬底基板1上的正投影，也即在数据线2的宽度方向上，屏蔽电极5在衬底基板1上的正投影完全覆盖数据线2在衬底基板1上的正投影。可以具体理解为，屏蔽电极5的宽度大于等于数据线2的宽度。在此需说明的是，在该实施例中，屏蔽电极5只需在宽度上大于等于数据线2的宽度即可，其他方向不做要求。
84.具体地，由于屏蔽电极5和栅线3可以同层设置，且屏蔽电极5和栅线3需保证绝缘，因此，在数据线2的延伸方向上，屏蔽电极5和栅线3之间有间隙，该间隙的大小可根据实际情况进行设定。
85.进一步地，在垂直于数据线2的延伸方向上，屏蔽电极5在衬底基板1上的正投影至少部分位于数据线2在衬底基板1上的正投影的外围。也即在数据线2的宽度方向上，屏蔽电极5在衬底基板1上的正投影至少部分位于数据线2在衬底基板1上的正投影的外围。具体可以理解为，屏蔽电极5的宽度大于数据线2的宽度。在该实施例中，由于屏蔽电极5的宽度大于数据线2的宽度，因此，屏蔽电极5基本可以全部屏蔽掉数据线2周围产生的电场线，且该屏蔽电极5产生的部分电场线会与数据线2相互抵消，从而使数据线2与像素电极41之间的耦合电容cpd更大幅度地减小，进而更好地降低串扰值，保证显示画面的“臻品”画面。
86.在一具体实施例中，在垂直于数据线2的延伸方向上，屏蔽电极5的尺寸比数据线2的尺寸大2-4μm。具体可以理解为，屏蔽电极5的宽度比数据线2的宽度大2-4μm。
87.如图6和图7所示，在本公开一些实施例中，显示面板还包括钝化层10和公共电极42，设于数据线2背离衬底基板1的一侧。钝化层10可采用氧化硅、氮氧化硅等材料。公共电极42设于钝化层10背离衬底基板1的一侧。公共电极42可以为板状电极或狭缝电极。在本公开一些实施例中，公共电极42为狭缝电极，位于像素电极41的背离衬底基板1的一侧。该公共电极42可以在形成钝化层10之后形成。具体可通过在衬底基板1表面沉积公共电极42材料层，之后对该公共电极42材料层图案化，从而获得所需的公共电极42。公共电极42可采用ito(氧化铟锡)、izo(氧化铟锌)等透明导电材料制成。
88.如图5至图7所示，像素区4包括间隔排列的第一像素区4a和第二像素区4b，在位于相邻第一像素区4a和第二像素区4b之间的数据线2和屏蔽电极5中，数据线2与位于第一像素区4a的源漏极层9连接，屏蔽电极5与位于第二像素区4b的公共电极42连接。具体地，公共电极42与屏蔽电极5过孔连接，该连接过孔101穿过钝化层10和栅极绝缘层41延伸至屏蔽电极5。
89.在薄膜晶体管30液晶显示领域中改善液晶显示画面crosstalk不良的技术手段，除了可以降低数据线2与像素电极41之间的耦合电容cpd外，还可以通过改变其他条件来实现。
90.串扰模拟公式为：crosstalk＝[(v1-v2)/v2]*cpd/cst_min，可以看出crosstalk值近似约等于pixel电压变化百分比，上述公式中v1为数据线2跳变后电压，v2为数据线2初始电压，cpd/cst_min为像素因电容耦合电压跳变比例。由该公式可以看出存储电容cst和耦合电容cpd均是影响crosstalk值大小的重要因素。因此，除了降低耦合电容cpd外，增大公共电极42与像素电极41之间的存储电容cst也是改善crosstalk不良、促进画面显示均一
性的重要手段。
[0091]
如图7和图8所示，在本公开实施例中将屏蔽电极5通过过孔101连接到第二像素区4b的像素电极41上，该设计相当于增加了公共电极42的面积，也即增大了公共电极42与第二像素区4b的像素电极41之间的存储电容cst。此外，虽然屏蔽电极5与像素电极41位于同一层，但是当导线中电学信号发生变化时，会在二者之间产生边缘场电容，这也相当于增加了部分存储电容cst。因此，该实施例可进一步改善crosstalk不良，使显示画面进一步趋向于“臻品”画面。
[0092]
如图5和图10所示，在一些实施例中，屏蔽电极5包括延伸段51和连接段52，延伸段51沿第一方向x延伸，第一方向x与数据线2的延伸方向平行；连接段52连接于延伸段51的一端，且连接段52由延伸段51靠近第二像素区4b的一侧朝第二像素区4b方向延伸而出，屏蔽电极5通过连接段52与公共电极42连接。在该实施例中，屏蔽电极5大致为l型。
[0093]
屏蔽电极5在衬底基板1上的正投影位于像素电极41在衬底基板1上的正投影的外围，即屏蔽电极5和像素电极41之间有间隙，从而保证两个电极之间不会发生短接。同时，当导线中电学信号发生变化时，会在二者之间产生边缘场电容。
[0094]
如图9和图10所示，具体地，连接段52靠近第二像素区4b的外边缘形成有第一拐角521，位于第二像素区4b的像素电极41的靠近连接段52的外边缘形成有第二拐角411，第一拐角521和第二拐角411的形状相匹配。在该实施例中，拐角设置能够增大屏蔽电极5和像素电极41之间的正相对区域，使得两者之间的边缘场电容增加，进而进一步增加存储电容cst，改善串扰现象。
[0095]
第一拐角521和第二拐角411的形状相匹配。举例而言，第一拐角521为凸角，则第二拐角411为凹角。第一拐角521形成的角度大小可以是大于0的任意角度，如50
°
，80
°
或90
°
等，第二拐角411形成的角跟第一拐角521相匹配。
[0096]
如图5所示，在本公开一些实施例中，显示面板还包括彩膜基板20，设于公共电极42背离衬底基板1的一侧，彩膜基板20包括多个遮光部201和被遮光部201分割的多个滤光区202，滤光区202与像素区4在垂直于衬底基板1的方向上一一对应设置，滤光区202在衬底基板1上的正投影位于像素区4在衬底基板1上的正投影区域内。滤光区202设置有彩色滤光片，可包括r(红)、g(绿)、b(蓝)滤光片，每一个滤光片对应于一个像素区4，且每一个滤光片之间通过遮光部201间隔开来。
[0097]
屏蔽电极5与公共电极42过孔连接，遮光部201在衬底基板1上的正投影完全覆盖屏蔽电极5和过孔101在衬底基板1上的正投影。
[0098]
传统的ads显示模式中所对应的像素结构中数据线2和栅线3为金属线，可以为显示画面提供驱动信号，但是由于在这两个信号线附近无法提供稳定的水平电场控制液晶偏转，因此需要以彩膜基板20的遮光部201bm(black matrix)进行遮挡。在本公开实施例中，屏蔽电极5和过孔101可位于彩膜基板20原有的遮光部201区域内，以便不影响显示面板的开口率。在此需说明的是，过孔101形成于钝化层10的表面并进一步穿过钝化层10延伸至屏蔽电极5。具体地，可延伸至屏蔽电极5的连接段52。
[0099]
如上述所述，显示面板还包括薄膜晶体管30，薄膜晶体管30位于像素区4，薄膜晶体管30包括栅极层6、栅极绝缘层7、有源层8和源漏极层9。薄膜晶体管30作为像素驱动电路的组成结构，以驱动液晶像素区。在本公开一些实施例中，过孔101位于第二像素区4b，过孔
101沿第二方向y设于第一像素区4a的薄膜晶体管30的一侧，第二方向y与栅线3的延伸方向平行。
[0100]
在相关技术中，在数据线2和栅线3附近无法提供稳定的水平电场控制液晶偏转，因此需要以彩膜基板20的遮光层bm(black matrix)进行遮挡，其遮挡区域如图5中虚线区域所示。
[0101]
在本公开中，屏蔽电极5的延伸方向与数据线2的延伸方向平行，且过孔101连接结构沿第二方向y设于第一像素区4a的薄膜晶体管30的一侧，第二方向y与栅线3的延伸方向平行。该种结构设计无论在行方向上还是在列方向上都不会影响相关技术中显示面板的开口率
[0102]
本公开提供的显示面板，在不增加原有工艺步骤的基础上，可以有效降低数据线2与像素电极41之间的耦合电容cpd，提升公共电极42与像素电极41之间的存储电容，从而有效改善串扰不良。
[0103]
如图9至图13，以及图5所示，本公开提供的显示面板可通过相关技术中制作工艺形成，具体如下：
[0104]
(1)如图9所示，在衬底基板1的一侧形成像素电极41；
[0105]
(2)如图10所示，在衬底基板1的一侧形成栅极层6、栅线3和屏蔽电极5，具体地，在衬底基板1的一侧沉积形成导线材料层，之后对该导电材料层进行图案化，以获得栅极层6、栅线3和屏蔽电极5，栅极层6、栅线3、屏蔽电极5和像素电极41位于同一层；
[0106]
(3)如图11所示，在栅极层6背离衬底基板1的一侧形成有源层8；
[0107]
(4)如图12所示，在有源层8背离衬底基板1的一侧形成源漏极层9和数据线2；
[0108]
(5)如图13所示，在源漏极层9背离衬底基板1的一侧形成钝化层10和过孔101，钝化层10覆盖源漏极层9的表面；
[0109]
(6)如图5所示，在钝化层10背离衬底基板1的一侧形成公共电极42层，公共电极42与屏蔽电极5通过过孔101连接。
[0110]
本公开实施方式还提供一种显示装置，包括显示面板，该显示面板可为上述任意实施方式的显示面板，其具体结构和有益效果可参考上文中显示面板的实施方式，在此不再赘述。本公开的显示装置可以是手机、平板电脑、电视等电子设备，在此不再一一列举。
[0111]
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。