阵列基板及制作方法、显示面板与流程

1.本发明涉及显示器技术领域，特别是涉及一种阵列基板及制作方法、显示面板。


背景技术：

2.随着显示技术的发展，轻薄化的显示面板倍受消费者的喜爱，尤其是轻薄化的显示面板(liquid crystal display，lcd)。
3.现有的一种显示装置包括薄膜晶体管阵列基板(简称阵列基板，thin filmtransistor array substrate，tft array substrate)、彩膜基板(color filtersubstrate，cf substrate)以及填充在薄膜晶体管阵列基板和彩膜基板之间的液晶分子，上述显示装置工作时，在薄膜晶体管阵列基板的像素电极与彩膜基板的公共电极分别施加驱动电压或者在薄膜晶体管阵列基板的公共电极和像素电极分别施加驱动电压，控制两个基板之间的液晶分子的旋转方向，以将显示装置的背光模组提供的背光折射出来，从而显示画面。
4.现有技术中的氧化物薄膜晶体管(tft)具有优异的电学性能、大面积制造均匀性及低制造成本等优势，有望在各类平板显示产品中实现应用。应用于 lcd显示面板时，底栅型tft栅极可作为遮光层，可避免氧化物有源层因受到被光照而导致的器件特性退化。常用的底栅型氧化物tft主要有背沟道刻蚀型(bce)和刻蚀阻挡层型(esl)。其中背沟道刻蚀型tft制作工艺更简单，但是会受到环境光的影响。刻蚀阻挡层型tft由于需要考虑栅极、源漏电极与esl层的套刻对准，栅极长度无法做短，且栅极与源漏电极的交叠量更大，器件寄生电容也更大。但esl层能有效保护有源层，因而tft器件特性与稳定性更优。刻蚀阻挡层型tft的沟道保护层通常采用氧化硅(siox)或氮化硅(sinx)制成，刻蚀阻挡层型tft在制作沟道保护层(esl)时需要单独一道蚀刻工艺，具体包括成膜、光刻、刻蚀、去胶清洗后实现图形化，工艺步骤比较复杂，栅极与源漏极区的交叠面积决定器件寄生电容，交叠面积由esl与栅极之间的套刻对准决定，寄生电容难以做小。
5.另外，底栅型tft中的有源层也容易受到数据信号的影响，因此，现有技术中通常是将栅极和有源层避开数据线进行设置，但这样设置会导致像素的开口率大大减小。还有的则是在有源层和数据线之间额外设置屏蔽电极，屏蔽电极的设置以及有源保护层的会大大增加制作工艺的复杂度，导致成本增加。


技术实现要素：

6.为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板及制作方法、显示面板，以解决现有技术中阵列基板制作工艺复杂以及开口率低的问题。
7.本发明的目的通过下述技术方案实现：
8.本发明提供一种阵列基板，包括：
9.基底；
10.设于所述基底上表面的第一金属层，所述第一金属层包括数据线以及与所述数据
线相互绝缘的遮光部，所述遮光部位于所述数据线的中心线上；
11.设于所述第一金属层上表面的第一绝缘层，所述第一绝缘层覆盖所述数据线和所述遮光部；
12.设于所述第一绝缘层上方的金属氧化物半导体层，所述金属氧化物半导体层包括导体部和半导体部，所述半导体部包括有源层，所述导体部包括源极、漏极以及像素电极，所述源极和所述漏极通过所述有源层连接，所述源极与所述数据线导电连接，所述像素电极与所述漏极导电连接；
13.设于所述金属氧化物半导体层上方的栅极绝缘层以及设于所述栅极绝缘层上方的第二金属层，所述第二金属层包括扫描线和栅极，所述有源层在所述基底上的投影与所述扫描线和所述遮光部在所述基底上投影的交叠区域相对应，所述扫描线与所述有源层相重叠的区域做为所述栅极。
14.进一步地，所述第一金属层还包括位于所述遮光部周缘的第一连接部，所述第一连接部将所述数据线位于所述遮光部上下的两部分相连接。
15.进一步地，所述阵列基板还包括：
16.设于所述第二金属层上方的第二绝缘层以及设于所述第二绝缘层上方的透明导电层，所述透明导电层包括公共电极，所述公共电极对应所述像素电极的区域具有狭缝。
17.进一步地，所述透明导电层还包括与所述公共电极相互绝缘的第二连接部，所述第二连接部将所述数据线位于所述遮光部上下的两部分相连接。
18.进一步地，所述第二连接部的一端与所述数据线导电连接，所述第二连接部的另一端与所述源极导电连接。
19.进一步地，所述源极和所述漏极均位于所述数据线的中心线上。
20.本发明还提供一种阵列基板的制作方法，所述制作方法包括：
21.提供基底；
22.在所述基底上形成第一金属层，对所述第一金属层进行蚀刻，所述第一金属层被图案化形成数据线以及与所述数据线相互绝缘的遮光部，所述遮光部位于所述数据线的中心线上；
23.在所述第一金属层的上表面形成覆盖所述数据线和所述遮光部的第一绝缘层；
24.在所述第一绝缘层的上方形成金属氧化物半导体层，对所述金属氧化物半导体层进行蚀刻，所述金属氧化物半导体层被图案化形成有源层、源极、漏极以及像素电极，所述源极和所述漏极通过所述有源层连接，所述源极与所述数据线导电连接，所述像素电极与所述漏极导电连接；
25.在所述金属氧化物半导体层的上方依次形成栅极绝缘层和第二金属层，对所述第二金属层进行蚀刻，所述第二金属层被图案化形成扫描线和栅极，所述有源层在所述基底上的投影与所述扫描线和所述遮光部在所述基底上投影的交叠区域相对应，所述扫描线与所述有源层相重叠的区域做为所述栅极；
26.以所述第二金属层为遮挡，对所述金属氧化物半导体层进行导体化处理，所述金属氧化物半导体层对应所述源极、所述漏极以及所述像素电极的区域被导体化，所述金属氧化物半导体层对应所述有源层的区域保持为半导体。
27.进一步地，对所述第一金属层进行蚀刻时，还形成所述遮光部周缘的第一连接部，
所述第一连接部将所述数据线位于所述遮光部上下的两部分相连接。
28.进一步地，所述制作方法还包括：在所述第二金属层的上方形成第二绝缘层以及在所述第二绝缘层的上方形成透明导电层，对所述透明导电层进行蚀刻，所述透明导电层被图案化形成公共电极以及与所述公共电极相互绝缘的第二连接部，所述公共电极对应所述像素电极的区域具有狭缝，所述第二连接部将所述数据线位于所述遮光部上下的两部分相连接。
29.本发明还提供一种显示面板，包括上述的阵列基板、与所述阵列基板相对设置的对置基板以及设于所述阵列基板和所述对置基板之间的液晶层。
30.本发明有益效果在于：通过在有源层上下侧分别设置扫描线和遮光部，扫描线和遮光部分别可以为有源层遮挡外界环境光和背光，无需额外设置遮光层，也可避免有源层因受到光照而导致的tft器件特性退化的问题，而且扫描线和遮光部还可做为屏蔽电极，无需额外设置屏蔽电极，也可避免有源层受到数据信号的干扰，大大简化了制作工艺；另外有源层、源极、漏极以及像素电极均采用金属氧化物半导体层制成，不仅进一步简化了制作工艺，还可以增加像素的开口率。
附图说明
31.图1是本发明实施例一中阵列基板的平面示意图；
32.图2是本发明实施例一中阵列基板沿图1中a-a方向的截面示意图；
33.图3是本发明实施例一中阵列基板沿图1中b-b方向的截面示意图；
34.图4a-4h是本发明实施例一中阵列基板沿图1中b-b方向的制作方法示意图；
35.图5a-5e是本发明实施例一中阵列基板的制作方法的平面示意图；
36.图6是本发明实施例二中基底和第一金属层的平面示意图；
37.图7是本发明实施例二中阵列基板沿图1中b-b方向的截面示意图；
38.图8是本发明中显示面板的截面结构示意图。
具体实施方式
39.为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板及制作方法、显示面板的具体实施方式、结构、特征及其功效，详细说明如下：
40.[实施例一]
[0041]
图1是本发明实施例一中阵列基板的平面示意图，图2是本发明实施例一中阵列基板沿图1中a-a方向的截面示意图，图3是本发明实施例一中阵列基板沿图1中b-b方向的截面示意图，图4a-4h是本发明实施例一中阵列基板沿图1中b-b方向的制作方法示意图，图5a-5e是本发明实施例一中阵列基板的制作方法的平面示意图。
[0042]
如图1至图3所示，本发明实施例一提供的一种阵列基板，包括：
[0043]
基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(pes)、聚萘二甲酸乙二醇酯(pen)、聚乙烯(pe)、聚酰亚胺(pi)、聚氯乙烯(pvc)、聚对苯二甲酸乙二醇酯(pet)或其组合。
[0044]
设于基底10上表面的第一金属层11，第一金属层11包括数据线111以及与数据线
111相互绝缘的遮光部112，遮光部112位于数据线111的中心线上，即遮光部112与数据线111位于同一条直线上，数据线111的中心线与数据线111的长度方向相平行。其中，第一金属层11可以采用金属例如铜 (cu)、银(ag)、铬(cr)、钼(mo)、铝(al)、钛(ti)、锰(mn)、镍(ni)等，或者采用上述金属的组合例如al/mo、cu/mo等。
[0045]
设于第一金属层11上表面的第一绝缘层101，第一绝缘层101覆盖数据线111和遮光部112。本实施例中，第一绝缘层101在对应数据线111位置设有第一接触孔104(图4b)，数据线111从第一接触孔104处露出。其中，第一绝缘层101的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。
[0046]
设于第一绝缘层101上方的金属氧化物半导体层12(图5b)，优选地，金属氧化物半导体层12直接设于第一绝缘层101的上表面。金属氧化物半导体层12包括导体部和半导体部，半导体部包括有源层121，导体部包括源极122、漏极123以及像素电极124，源极122和漏极123通过有源层121连接，源极122通过第一接触孔104与数据线111导电连接，像素电极124直接与漏极123导电连接。
[0047]
具体地，可以通过对金属氧化物半导体层12进行导体化处理的方式，例如采用等离子体进行处理，通过离子轰击、氢(h2)掺杂、氦(he)掺杂以及氩(ar) 掺杂等方式，使金属氧化物半导体层12的部分区域实现导体化，以形成导体化的源极122、漏极123以及像素电极124，但有源层121未被导体化且仍保留为半导体。或者，也可采用紫外光对金属氧化物半导体层12进行导体化处理。金属氧化物半导体层12优选采用铟锌氧化物(inzno)、铟镓氧化物 (ingao)、铟锡氧化物(insno)、锌锡氧化物(znsno)、镓锡氧化物(gasno)、镓锌氧化物(gazno)、铟镓锌氧化物(igzo)或铟镓锌锡氧化物(igzto)等透明金属氧化物半导体材料制成。通过将有源层121、源极122、漏极123以及像素电极124均采用金属氧化物半导体层12制成，使得无需采用额外的工艺来制作源极122、漏极123以及像素电极124，可以简化制作工艺。而且金属氧化物半导体层12为透明状态，使得源极122、漏极123以及像素电极124也均为透明状态，可以增加像素的开口率。
[0048]
优选地，源极122和漏极123均位于数据线111的中心线上，从而可以减小源极122和漏极123的长度。由于金属氧化物半导体层12的电阻率相对于金属的电阻率较大，减小源极122和漏极123的长度，可增加信号的导通性。
[0049]
设于金属氧化物半导体层12上方的栅极绝缘层102以及设于栅极绝缘层 102上方的第二金属层13(图5c)，优选地，栅极绝缘层102直接设于金属氧化物半导体层12的上表面，第二金属层13直接设于栅极绝缘层102的上表面。第二金属层13包括扫描线131和栅极132，优选地，扫描线131与数据线111的延伸方向相互垂直，扫描线131与有源层121相重叠的区域做为栅极132。有源层121在基底10上的投影与扫描线131和遮光部112在基底10 上投影的交叠区域相对应，有源层121的大小小于或等于扫描线131和遮光部112在基底10上投影的交叠区域的大小。通过在有源层121的上下侧分别设置扫描线131和遮光部112，扫描线131和遮光部112分别可以为有源层 121遮挡外界环境光和背光，无需额外设置遮光层，也可避免有源层121因受到光照而导致的tft器件特性退化的问题，而且扫描线131和遮光部112 还可做为屏蔽电极，无需额外设置屏蔽电极，也可避免有源层121受到数据信号的干扰，大大简化了制作工艺。其中，栅极绝缘层102的材料为氧化硅 (siox)、氮化硅(sinx)或二者的组合。第二金属层13可以采用金属例如铜(cu)、银(ag)、铬(cr)、钼(mo)、铝(al)、钛
(ti)、锰(mn)、镍(ni)等，或者采用上述金属的组合例如al/mo、cu/mo等。
[0050]
本实施例中，阵列基板还包括设于第二金属层13上方的第二绝缘层103 以及设于第二绝缘层103上方的透明导电层14，透明导电层14包括公共电极141，公共电极141对应像素电极124的区域具有狭缝。从而使得阵列基板可以适用于边缘场开关模式(fringe field switching，ffs)或面内切换模式(in～plane switching，ips)的显示面板。当然，在其他实施例中，阵列基板上也可不用设置公共电极141，而是将公共电极141设于彩膜基板20(图8)上，从而使得阵列基板可以适用于tn模式或va模式的显示面板，至于tn模式和va模式的其他介绍请参考现有技术，这里不再赘述。其中，第二绝缘层 103的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。透明导电层14的材料为铟锡氧化物(ito)、铟锌氧化物(izo)等。
[0051]
进一步地，透明导电层14还包括与公共电极141相互绝缘的第二连接部 142，第二连接部142将数据线111位于遮光部112上下的两部分相连接。优选地，第二连接部142位于数据线111的中心线上，即第二连接部142与数据线111在基底10上的投影具有部分重叠。虽然，第二连接部142与有源层 121在基底10上的投影也具有部分重叠，但是在有源层121和第二连接部142 之间设有扫描线131，扫描线131可以屏蔽第二连接部142上的数据信号，有效避免有源层121受到数据信号的干扰。
[0052]
本实施例中，第二绝缘层103上设有与源极122对应的第二接触孔105，优选地，第二接触孔105与第一接触孔104上下对齐，第二连接部142的一端通过第二接触孔105与源极122导电连接，即第二连接部142的一端通过源极122间接地与数据线111导电连接。第一绝缘层101和第二绝缘层103 上设有与数据线111对应的第三接触孔106，即第三接触孔106贯穿第一绝缘层101和第二绝缘层103，使得第二连接部142的另一端通过第三接触孔106 与数据线111导电连接。
[0053]
如图4a至图5e所示，本实施例还提供一种阵列基板的制作方法，该制作方法用于制作上述阵列基板，该制作方法包括：
[0054]
如图4a和图5a所示，提供基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(pes)、聚萘二甲酸乙二醇酯(pen)、聚乙烯(pe)、聚酰亚胺(pi)、聚氯乙烯(pvc)、聚对苯二甲酸乙二醇酯(pet)或其组合。
[0055]
在基底10上形成第一金属层11，对第一金属层11进行蚀刻，第一金属层11被图案化形成数据线111以及与数据线111相互绝缘的遮光部112，遮光部112位于数据线111的中心线上，即遮光部112与数据线111位于同一条直线上，数据线111的中心线与数据线111的长度方向相平行。其中，第一金属层11可以采用金属例如铜(cu)、银(ag)、铬(cr)、钼(mo)、铝(al)、钛 (ti)、锰(mn)、镍(ni)等，或者采用上述金属的组合例如al/mo、cu/mo等。
[0056]
如图4b所示，在第一金属层11的上表面形成覆盖数据线111和遮光部 112的第一绝缘层101。对第一绝缘层101进行蚀刻，使得第一绝缘层101在对应数据线111位置设有第一接触孔104，数据线111从第一接触孔104处露出。其中，第一绝缘层101的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。
[0057]
如图4c、图4d和图5b所示，在第一绝缘层101的上方形成金属氧化物半导体层12，对金属氧化物半导体层12进行蚀刻，金属氧化物半导体层12 被图案化形成有源层121、源极122、漏极123以及像素电极124，源极122 和漏极123通过有源层121连接，源极122通过第
一接触孔104与数据线111 导电连接，像素电极124直接与漏极123导电连接。其中，金属氧化物半导体层12优选采用铟锌氧化物(inzno)、铟镓氧化物(ingao)、铟锡氧化物 (insno)、锌锡氧化物(znsno)、镓锡氧化物(gasno)、镓锌氧化物(gazno)、铟镓锌氧化物(igzo)或铟镓锌锡氧化物(igzto)等透明金属氧化物半导体材料制成。通过将有源层121、源极122、漏极123以及像素电极124均采用金属氧化物半导体层12制成，使得无需采用额外的工艺来制作源极122、漏极 123以及像素电极124，可以简化制作工艺。而且金属氧化物半导体层12为透明状态，使得源极122、漏极123以及像素电极124也均为透明状态，可以增加像素的开口率。
[0058]
优选地，源极122和漏极123均位于数据线111的中心线上，从而可以减小源极122和漏极123的长度。由于金属氧化物半导体层12的电阻率相对于金属的电阻率较大，减小源极122和漏极123的长度，可增加信号的导通性。
[0059]
如图4e和图5c所示，在金属氧化物半导体层12的上方依次形成栅极绝缘层102和第二金属层13，优选地，栅极绝缘层102直接设于金属氧化物半导体层12的上表面，第二金属层13直接设于栅极绝缘层102的上表面。对第二金属层13进行蚀刻，第二金属层13被图案化形成扫描线131和栅极132，优选地，扫描线131与数据线111的延伸方向相互垂直，扫描线131与有源层121相重叠的区域做为栅极132。有源层121在基底10上的投影与扫描线 131和遮光部112在基底10上投影的交叠区域相对应，有源层121的大小小于或等于扫描线131和遮光部112在基底10上投影的交叠区域的大小。通过在有源层121的上下侧分别设置扫描线131和遮光部112，扫描线131和遮光部112分别可以为有源层121遮挡外界环境光和背光，无需额外设置遮光层，也可避免有源层121因受到光照而导致的tft器件特性退化的问题，而且扫描线131和遮光部112还可做为屏蔽电极，无需额外设置屏蔽电极，也可避免有源层121受到数据信号的干扰，大大简化了制作工艺。其中，栅极绝缘层102的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。第二金属层 13可以采用金属例如铜(cu)、银(ag)、铬(cr)、钼(mo)、铝(al)、钛(ti)、锰 (mn)、镍(ni)等，或者采用上述金属的组合例如al/mo、cu/mo等。
[0060]
本实施例中，以第二金属层13为遮挡，对栅极绝缘层102进行蚀刻，栅极绝缘层102与数据线111在基底10上的投影相重合，使得源极122、漏极 123以及像素电极124露出。
[0061]
如图4f和图5d所示，以第二金属层13为遮挡，对金属氧化物半导体层 12进行导体化处理，金属氧化物半导体层12对应源极122、漏极123以及像素电极124的区域被导体化，金属氧化物半导体层12对应有源层121的区域保持为半导体。具体地，对金属氧化物半导体层12露出的区域进行导体化处理的方式可以采用等离子体进行处理，通过离子轰击、氢(h2)掺杂、氦(he) 掺杂以及氩(ar)掺杂，使金属氧化物半导体层12露出的区域实现导体化，也就是使源极122、漏极123以及像素电极124实现导体化。当然，在其他实施例中，也可采用紫外光对金属氧化物半导体层12进行导体化处理，从而无需对栅极绝缘层102进行蚀刻，以减少一次蚀刻工艺。通过采用第二金属层 13为遮挡，使得栅极112与有源层121上下对齐，且与源极122和漏极123 的交叠量较小，以减小寄生电容。
[0062]
如图4g所示，在第二金属层13的上方形成第二绝缘层103，对第二绝缘层103进行蚀刻，第二绝缘层103在对应源极122的区域形成第二接触孔 105，优选地，第二接触孔105与第一接触孔104上下对齐。本实施例中，对第一绝缘层101和第二绝缘层103同时进行蚀刻，使得第一绝缘层101和第二绝缘层103上形成与数据线111对应的第三接触孔106，即第
三接触孔106 贯穿第一绝缘层101和第二绝缘层103。其中，第二绝缘层103的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。当然，在其他实施例中，在覆盖金属氧化物半导体层12前，对第一绝缘层101进行蚀刻时，还在第一绝缘层 101上形成第三接触孔106的下半部分，再对第二绝缘层103进行蚀刻时，在第二绝缘层103上形成第三接触孔106的上半部分，而第二接触孔105与第一接触孔104上下对齐，因此，在对第一绝缘层101和第二绝缘层103进行蚀刻时，可以采用相同的掩模板，以节省一个掩模板。
[0063]
如图4h和图5e所示，在第二绝缘层103的上方形成透明导电层14，对透明导电层14进行蚀刻，透明导电层14被图案化形成公共电极141以及与公共电极141相互绝缘的第二连接部142。公共电极141对应像素电极124 的区域具有狭缝，第二连接部142将数据线111位于遮光部112上下的两部分相连接。具体地，第二连接部142的一端通过第三接触孔106与数据线111 导电连接，第二连接部142的另一端通过第二接触孔105与源极122导电连接，即第二连接部142的另一端通过源极122间接地与数据线111导电连接。其中，透明导电层14的材料为铟锡氧化物(ito)、铟锌氧化物(izo)等。当然，在其他实施例中，透明导电层14也可不用形成公共电极141，而是将公共电极141设于彩膜基板20(图8)上，从而使得阵列基板可以适用于tn模式或 va模式的显示面板，至于tn模式和va模式的其他介绍请参考现有技术，这里不再赘述。
[0064]
优选地，第二连接部142位于数据线111的中心线上，即第二连接部142 与数据线111在基底10上的投影具有部分重叠。虽然，第二连接部142与有源层121在基底10上的投影也具有部分重叠，但是在有源层121和第二连接部142之间设有扫描线131，扫描线131可以屏蔽第二连接部142上的数据信号，有效避免有源层121受到数据信号的干扰。
[0065]
[实施例二]
[0066]
图6是本发明实施例二中基底和第一金属层的平面示意图，图7是本发明实施例二中阵列基板沿图1中b-b方向的截面示意图。如图6和图7所示，本发明实施例二提供的阵列基板及制作方法与实施例一(图1至图5e)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中，第一金属层11 还包括位于遮光部112周缘的第一连接部113，第一连接部113将数据线111 位于遮光部112上下的两部分相连接，即本实施例通过第一连接部113替代实施例一中的第二连接部142，从而减少开孔工艺的次数，以简化制作工艺。
[0067]
本实施例还提供一种阵列基板的制作方法，该制作方法与实施例一(图1 至图5e)中的制作方法基本相同，不同之处在于，在本实施例中，如图7所示，对第一金属层11进行蚀刻时，还形成遮光部112周缘的第一连接部113，第一连接部113将数据线111位于遮光部112上下的两部分相连接，即本实施例通过第一连接部113替代实施例一中的第二连接部142，从而减少开孔工艺的次数，以简化制作工艺。
[0068]
相对于实施例一，本实施例通过采用第一金属层11形成第一连接部113，第一连接部113绕开遮光部112并将数据线111位于遮光部112上下的两部分相连接，从而减少开孔工艺的次数，以简化制作工艺，但由于第一连接部 113为不透明结构，会减小像素的开口率。
[0069]
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
[0070]
图8是本发明中显示面板的截面结构示意图。如图8所示，本发明还提供一种显示面板，包括上述阵列基板、与阵列基板相对设置的对置基板20以及设于阵列基板和对置基
板20之间的液晶层30。对置基板20上设有上偏光片41，阵列基板上设有下偏光片42，上偏光片41的透光轴与下偏光片42的透光轴相互垂直。其中，液晶层30中的液晶分子采用正性液晶分子(介电各向异性为正的液晶分子)，在初始状态时，正性液晶分子处于平躺姿态，靠近对置基板20的正性液晶分子的配向方向与靠近阵列基板的正性液晶分子131 的配向方向相平行。可以理解地是，阵列基板和对置基板20在朝向液晶层 30的一层还设有配向层，从而对液晶层30中的正性液晶分子进行配向。
[0071]
本实施例中，对置基板20为彩膜基板，对置基板20上设有黑矩阵21和色阻层22，黑矩阵21与扫描线131、数据线111、薄膜晶体管以及外围非显示区相对应，黑矩阵21将多个色阻层22间隔开。色阻层22包括红(r)、绿(g)、蓝(b)三色的色阻材料，并对应形成红(r)、绿(g)、蓝(b)三色的子像素。
[0072]
在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本技术请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
[0073]
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。