EUV光掩模基版、EUV光掩模版及其制造方法、衬底回收方法与流程

euv光掩模基版、euv光掩模版及其制造方法、衬底回收方法
技术领域
1.本发明涉及集成电路制造技术领域，特别涉及一种euv光掩模基版、euv光掩模版及其制造方法、衬底回收方法。


背景技术：

2.随着集成电路制造工业的不断发展，例如极紫外光刻(extreme ultraviolet lithography，简写为euvl)等先进光刻技术已被广泛用。其中，euv光掩模版(photo mask)是光刻工艺中的重要组件。光刻工艺通常是，先在晶圆表面涂布光阻等光致抗蚀剂层，在光致抗蚀剂层干燥后，通过曝光设备将euv光掩模版上的图案以特定光源(例如极紫外光euv)曝在该光致抗蚀剂层上，随后，再以显影剂将曝光后的光致抗蚀剂层显影，并利用显影出来的光致抗蚀剂层图形作为掩模，对晶圆进行蚀刻等工艺，并最终完成euv光掩模版上的图案向晶圆上的转移。
3.因此，制造低缺陷、高性能的euv光掩模版是至关重要的。


技术实现要素：

4.本发明的目的在于提供一种euv光掩模基版、euv光掩模版及其制造方法、衬底回收方法与基底，能够制造低缺陷、高性能的euv光掩模版。
5.为实现上述目的，本发明提供一种euv光掩模基版的制造方法，其包括：
6.提供衬底，并在所述衬底上旋涂碳材料，以形成旋涂碳层；
7.在所述旋涂碳层上依次形成反射膜堆栈层和吸收层，以形成euv光掩模基版。
8.可选地，形成所述旋涂碳层的步骤包括：
9.首先，在所述衬底上旋涂碳材料至要求厚度；
10.接着，在第一温度下进行软烘烤；
11.然后，在第二温度下进行硬烘烤，且所述第二温度高于所述第一温度。
12.可选地，所述旋涂碳层的厚度为10nm～100nm,所述第一温度为100℃～200℃，所述第二温度为250℃～500℃。
13.可选地，所述反射膜堆栈层包括交替成对层叠的第一反射膜和第二反射膜，所述反射膜堆栈层中的所述第一反射膜和第二反射膜的层数为30～60对。
14.可选地，所述的euv光掩模基版的制造方法还包括：
15.在所述旋涂碳层上形成所述反射膜堆栈层之后且在形成所述吸收层之前，在所述反射膜堆栈层上形成覆盖层；以及，
16.在形成所述吸收层之后，还包括：在所述衬底背向所述旋涂碳层的表面上形成背面导电层。
17.基于同一发明构思，本发明还提供一种euv光掩模版的制造方法，其包括：
18.采用如本发明所述的euv光掩模基版的制造方法，形成euv光掩模基版；
19.蚀刻所述euv光掩模基版的吸收层，以所述吸收层中形成第一图案；
20.蚀刻所述第一图案外围的所述euv光掩模基版的吸收层和反射膜堆栈层，且蚀刻停止在所述euv光掩模基版的旋涂碳层的表面上，以形成第二图案。
21.基于同一发明构思，本发明还提供一种基底，其用于euv光掩模基版或euv光掩模版，且包括：
22.衬底；
23.旋涂碳层，形成在所述衬底上。
24.可选地，所述旋涂碳层的厚度为10nm～100nm。
25.基于同一发明构思，本发明还提供一种euv光掩模基版，其包括：
26.如本发明所述的基底；
27.反射膜堆栈层，形成在所述基底的旋涂碳层上；
28.吸收层，形成在所述反射膜堆栈层上。
29.可选地，所述反射膜堆栈层包括交替成对层叠的第一反射膜和第二反射膜，所述反射膜堆栈层中的所述第一反射膜和第二反射膜的层数为30～60对。
30.可选地，所述的euv光掩模基版还包括：
31.覆盖层，形成在所述反射膜堆栈层的顶层反射膜和所述吸收层之间；以及，背面导电层，形成在所述衬底背向所述旋涂碳层的表面上。
32.基于同一发明构思，本发明还提供一种euv光掩模版，其包括如本发明所述的euv光掩模基版，且所述euv光掩模版具有第一图案和第二图案，所述第一图案形成在所述euv光掩模基版的吸收层中，所述第二图案贯穿所述euv光掩模基版的吸收层和反射膜堆栈层并暴露出所述euv光掩模基版的旋涂碳层的表面。
33.基于同一发明构思，本发明还提供一种衬底回收方法，其用于对如本发明所述的euv光掩模基版进行衬底回收，包括：先依次去除如本发明所述的euv光掩模基版的吸收层和反射膜堆栈层，以暴露出所述euv光掩模基版的旋涂碳层，再等离子体灰化去除所述旋涂碳层，以暴露出所述euv光掩模基版的衬底。
34.或者，用于对本发明所述的euv光掩模版进行衬底回收，包括：先依次去除如所述euv光掩模版的吸收层和反射膜堆栈层，以暴露出所述euv光掩模版的旋涂碳层；再等离子体灰化去除所述旋涂碳层，以暴露出所述euv光掩模基版或所述euv光掩模版的衬底。
35.可选地，所述的衬底回收方法，在去除所述吸收层之前，或者在去除所述反射膜堆栈层之后且在去除所述旋涂碳层之前，或者，在去除所述旋涂碳层之后，还包括：去除所述衬底背向所述旋涂碳层的表面上的背面导电层。
36.与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
37.1、在衬底上沉积反射堆栈层之前，先在衬底上旋涂碳材料来形成旋涂碳层，通过旋涂方法来形成的旋涂碳层具有深间隙填充能力、良好的热稳定性以及局部和全局的平面化能力，因此可以将衬底表面上的缺陷(包括凸起、凹坑和划痕等)掩埋在内且提供平坦的工艺表面(表面达到缺陷尺寸低于10nm的平坦化程度)，由此可以避免衬底表面上的缺陷诱导后续沉积的反射堆栈层和吸收层产生缺陷的问题。其中，旋涂碳层包括美国brewer science公司等已实现商业化供应。
38.2、该旋涂碳层可以作为牺牲层，且很容易通过等离子灰化工艺(例如氧等离子灰化工艺等)去除，因此可以在不降低衬底表面质量的情况下进行衬底的回收和重复使用。
附图说明
39.图1是现有的一种euv光掩模版的剖面结构示意图。
40.图2至图4是现有的euv光掩模版或euv光掩模基版中的五种典型缺陷的结构示意图。
41.图5是本发明一实施例的euv光掩模版的制造方法的流程图。
42.图6至图10是本发明具体实施例的euv光掩模版的制造方法中的剖面结构示意图。
43.图11至图12是旋涂碳层填充能力和表面平坦化程度的示意图。
44.图13是本发明一实施例的euv光掩模版的衬底回收方法的流程图。
45.图14至图15是本发明具体实施例的euv光掩模版的衬底回收方法中的剖面结构示意图。
具体实施方式
46.在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
47.应当明白，当元件或层被称为“在
…
上”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
…
上”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、部分和/或工艺，这些元件、部件、区、层、部分和/或工艺不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、部分和/或工艺与另一个元件、部件、区、层、部分和/或工艺。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、部分和/或工艺可表示为第二元件、部件、区、层、部分和/或工艺。
48.空间关系术语例如“在
…
下”、“在
…
下面”、“下面的”、“在
…
之下”、“在
…
之上”、“上面的”、“顶面上”、“底面上”、“正面”、“背面”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”或“在底面上”或“在其背面上”元件或特征将取向为在其它元件或特征“上”或“顶”或“正”。因此，示例性术语“在
…
下面”、“在
…
下”和“在
…
背面”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
49.在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、
元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
50.如背景技术所述，制造低缺陷、高性能的euv光掩模版是至关重要的。
51.以euv光掩模版为例，euv光掩模版用于euv光刻(euvl)系统的关键组件。euv光刻采用扫描仪，该扫描仪使用极紫外线(euv)区域中的光(即曝光用光)，该光的波长为约1nm至约100nm，例如为13.5nm。由于光学材料对于euv辐射不透明，因此，euv光掩模版是反射掩模版。euv光掩模版的坯体(又称为euv光掩模基版、空白euv掩模版)通常具有依次层叠的衬底(如玻璃或石英等)、反射膜堆栈层(例如钼mo和硅si交替堆叠形成，又称为反射结构)及吸收层(可以是单层膜或多层膜)，反射膜堆栈层用于反射曝光用光，吸收层用于吸收该曝光用光且会被蚀刻成集成电路制造所需的规定图案(即电路图案)。吸收层具有低euv反射率，例如小于3-5％。
52.其中，请参考图1，一种已知的euv光掩模版的制造方法包括以下步骤：
53.1、euv光掩模基版(又称为euv光掩模坯体、空白euv掩模版)的制造。
54.具体地，依次执行以下操作：
55.1.1，提供衬底100，并对衬底100湿法清洗；
56.1.2，通过常规的沉积方法，如溅射、化学气相沉积(chemical vapor deposition，cvd)、等离子体增强cvd(plasma enhanced chemical vapor deposition，pecvd)、原子层沉积(atomic layer deposition，ald)、等离子体增强ald(peald)等，在衬底100上交替沉积钼(mo)膜和硅(si)膜，形成反射膜堆栈层101；
57.1.3，通过溅射、cvd、pecvd、ald、peald等常规的沉积方法沉积覆盖层102于反射膜堆栈层101的顶面上；
58.1.4，通过溅射、cvd、pecvd、ald、peald等常规的沉积方法沉积吸收层103于覆盖层102的顶面上，选材例如为铬(cr)基或钽(ta)基材料，吸收层103可以是单层结构，也可以是多层膜堆叠的结构；
59.1.5，通过cvd、pecvd、ald、peald等常规的沉积方法沉积硬掩模层(未图示)于吸收层103的顶面上；
60.1.6，通过cvd、pecvd、ald、peald等常规的沉积方法沉积背面导电层105于衬底100的底面上。
61.2、第一图案103a的制造。具体地，依次执行以下操作：
62.2.1，涂覆和烘焙光阻(pr，未图示)，并通过激光、电子束或离子束等对该光阻曝光和显影，形成图案化的光阻层；
63.2.2，以图案化的光阻层为掩模，等离子体蚀刻硬掩模层，蚀刻停止在吸收层103的顶面上；
64.2.3，氧(o2)等离子体干灰化(dry ashing)光阻层，再在高温下用各种有机酸和无机硫酸、h2o2湿剥离(wet stripping)光阻层，之后进行异丙醇(ipa)冲洗和co2冲洗，以去除光阻层；
65.2.4，干法等离子体蚀刻吸收层103，蚀刻停止在覆盖层102的顶面，在吸收层103中形成所需的第一图案103a，该第一图案103a为集成电路制造所需的电路和/或器件的图案。
66.3.第二图案104的制造。具体地，依次执行以下操作：
67.3.1，涂覆和烘焙光阻(pr，未图示)，并通过激光、电子束或离子束等对该光阻曝光和显影，形成图案化的光阻层；
68.3.2，以图案化的光阻层为掩模，湿或干等离子体蚀刻第一图案103a外围的吸收层103和反射膜堆栈层102，蚀刻停止在衬底100的顶面上，形成第二图案104，第二图案104为集成电路制造所需的边框图案。
69.3.3，氧(o2)等离子体干灰化(dry ashing)光阻层，再在高温下用各种有机酸和无机硫酸、h2o2湿剥离(wet stripping)光阻层，之后进行异丙醇(ipa)冲洗和co2冲洗，以去除光阻层。
70.4、清洁、检查和运输。
71.发明人研究发现，euv光刻技术对euv光掩模基版和euv光掩模版的缺陷非常敏感，其缺陷的来源之一是由衬底100表面缺陷(例如凹坑、狭缝、沟槽、凸块、污染颗粒或划痕等)诱导产生的缺陷，具体包括：a)因衬底100表面上本身已有的尺寸较大(》10nm大小)的凹坑(pits)(或狭缝、划痕)缺陷100a而导致的第一类缺陷101a，如图2所示，这些衬底100上的凹坑缺陷100a由化学机械抛光(cmp)和清洁等工艺在衬底100表面上形成，且会从衬底100径直向上而向着上方沉积的反射膜堆栈层101的各膜层中诱导，从而形成第一类缺陷101a；b)因衬底100表面上本身已有的尺寸较大(》10nm大小)的凸块(bumps)缺陷或污染颗粒等而导致的第二类缺陷101b，如图3所示，这些衬底100上的凸块缺陷101b或污染颗粒等由化学机械抛光(cmp)、清洁等工艺在衬底100表面上形成，且会从衬底径直向上而向着上方沉积的反射膜堆栈层101的各膜层中诱导，并在向上诱导的过程中可能会因应力、厚度变化等因素引起缺陷尺寸增长，从而形成第二类缺陷101b；c)因衬底100表面上本身已有的尺寸较大(》10nm大小)的缺陷100c(为凹坑、狭缝、凸块、污染颗粒或划痕等)而导致的第三类缺陷101c，如图4所示，衬底100上的缺陷100c从衬底100径直向上而向着上方沉积的反射膜堆栈层101的各膜层中诱导，并在向上诱导的过程中可能会因应力、厚度变化等因素引起横向上位置偏移，从而形成第三类缺陷101c。
72.所有上述的这些衬底表面上的缺陷均会造成euv光掩模版的缺陷，进而影响利用该euv光掩模版进行euv光刻的最终效果。
73.基于此，本发明提供一种euv光掩模基版、euv光掩模版及其制造方法、衬底回收方法与基底，能够利用旋涂碳层(spin-on carbon，soc)来掩埋衬底表面的缺陷并提供更加平坦的工艺表面，避免衬底缺陷诱导产生的缺陷问题，进而降低最终形成的euv光掩模版的缺陷。
74.进一步地，利用该旋涂碳层做牺牲层，在依次去除吸收层、反射膜堆栈层而暴露出旋涂碳层之后，采用等离子体灰化工艺去除旋涂碳层，进而回收衬底，以用于新的euv光掩模基版或euv光掩模版的制造。
75.下面结合图5至图13和具体实施例，来详细说明本发明的技术方案
76.请参考图5，本发明一实施例提供一种euv光掩模基版的制造方法，其包括以下步骤：
77.s11，提供衬底，并在所述衬底上旋涂碳材料，以形成旋涂碳层；
78.s12，在所述旋涂碳层上依次形成反射膜堆栈层和吸收层。
79.请参考图6，在步骤s11中，首先，提供衬底200，衬底200优选为低热膨胀、高热传导
的材料，例如低热膨胀的玻璃或石英，具体可为石英玻璃、微晶玻璃(zerodur)、超低膨胀系数石英玻璃(ule，又称为零膨胀玻璃)等。在一些实施例中低的热膨胀玻璃能够透射可见波长、接近可见光谱的一部分红外波长(近红外)、以及一部分紫外波长的光。进一步地，衬底200可吸收极紫外波长以及接近极紫外的深紫外波长。
80.然后，通过旋涂工艺在衬底200的第一表面(可称为衬底200的正面)上旋涂碳材料，以形成旋涂碳层201。具体过程包括：先对衬底200的表面进行湿法清洁；然后，旋涂工艺在衬底200的第一表面(可称为衬底200的正面)上旋涂碳材料至要求厚度；接着，在第一温度下对旋涂的碳材料进行软烘烤；之后，在第二温度下对旋涂的碳材料进行硬烘烤，且第二温度高于第一温度，由此形成旋涂碳层201。
81.其中，该旋涂碳材料(已由包括美国brewer science公司等实现商用化)为液态的旋涂碳合成物，其包含溶剂、碳主链聚合物以及交联剂，碳主链聚合物例如包括丙二醇甲醚pgme、丙二醇甲醚醋酸酯pgmea、环戊酮、环己酮、聚羟基苯乙烯、聚丙烯酸酯或聚甲基丙烯酸甲酯等中的至少一种，交联剂包括a-(or)
x
、a-(nr)
x
、a-(oh)
x
、a-(c＝c)
x
及a-(c≡c)
x
的群组的至少一种，a是具有范围从100至20000的分子量的单分子、多聚体或第二聚合物，r是烃基、环烷基、环烷基环氧基或c
3-c
15
杂环基；or是烷氧基、环烷氧基、碳酸酯基、烷基碳酸酯基、烷基羧酸酯基、甲苯磺酸酯基或甲磺酸酯基；nr是烷基酰胺基或烷基氨基；x的范围从2到1000或c
3-c
15
杂环基；or是烷氧基、环烷氧基、碳酸酯基、烷基碳酸酯基、烷基羧酸酯基、甲苯磺酸酯基或甲磺酸酯基，nr是烷基酰胺基或烷基氨基，x的范围从2到1000。碳主链聚合物及交联剂均匀地溶解在溶剂中并旋涂到衬底200的表面上。在一些实施例中，溶剂是有机溶剂，例如包括酮、醇、多元醇、醚、乙二醇醚、环醚、芳烃、酯、丙酸酯、乳酸酯、乳酸酯、亚烷基二醇单烷基醚、烷基乳酸酸酯、烷基烷氧基丙酸酯、环内酯、含有环的单酮化合物、碳酸亚烷基酯、烷氧基乙酸烷基酯、丙酮酸烷基酯、乳酸酯、乙二醇烷基醚乙酸酯、二甘醇、丙二醇烷基醚乙酸酯、亚烷基二醇烷基醚酯、亚烷基二醇单烷基酯等等中的至少一种。
82.第一温度的范围为100℃到200℃，例如为170℃。衬底200的表面上旋涂的碳材料在第一温度下受热并触发交联反应，以部分交联其中的碳主链聚合物，并保持旋涂的碳材料有一定程度的回流，有利于形成更加平坦的表面。
83.第二温度的范围为250℃到500℃，例如为350℃或400℃。旋涂的碳材料在第二温度下受热并进行更加剧烈的交联反应，以进一步交联其中的碳主链聚合物，且旋涂的碳材料的回流减少，最终形成固态的旋涂碳层201。
84.作为一种示例，在步骤s11中，以1500pm/60s的速度旋涂液态的碳材料至衬底200的表面上，直至旋涂的碳材料的厚度满足要求；然后，在170℃下对旋涂的碳材料进行60s的软烘烤；之后，在n2氛围中，在400℃下对旋涂的碳材料进行60s的硬烘烤，最终形成固态的20nm～100nm的旋涂碳层201。
85.请参考图6，在步骤s12中，首先，形成反射膜堆栈层202。通常要求反射膜堆栈层202对特定波长的曝光光线具有较高的反射率，例如，对13.5nm的极紫外光的反射率高于60％，较优的高于65％。本实施例中，反射膜堆栈层202主要由第一反射膜(未图示)和第二反射膜(未图示)成对地交替层叠而成，共40～50对的叠层。其中的第一反射膜和第二反射膜的膜厚各约为3nm～4nm。第一反射膜和第二反射膜的膜厚是对特定波长(例如13.5nm)的极紫外光而定能达到高反射率(例如高于70％)的任意合适的材料。例如第一反射膜的材料
为硅(si)，第二反射膜的材料为钼(mo)。再例如第一反射膜的材料为mo，第二反射膜的材料为铍(be)。具体地，可以通过溅射(pvd)、cvd、pecvd、ald、peald、ibd(ion beam deposition，离子束沉积)、jvd(jet vapor deposition，喷射气相沉积)等任意合适的沉积工艺来交替形成第一反射膜和第二反射膜，进而形成所需的反射膜堆栈层202。其中，为了尽可能地减小反射膜堆栈层202形成过程中的热应力诱导缺陷，反射膜堆栈层202中各膜层的沉积温度尽可能地靠近室温，例如控制在介于室温和100℃之间。
86.接着，通过溅射(pvd)、cvd、pecvd、ald、peald、ibd、jvd等任意合适的沉积工艺，在反射膜堆栈层202的顶面上形成覆盖层203。覆盖层203用于防止反射膜堆栈层202受刻蚀工艺的破坏。其材料可以包括钌(ru)、钌合金(例如rub、rusi或runb)或氧化钌(例如ruo2或runbo)中的至少一种，其可以是单层膜结构，也可以是多层膜层叠而成的结构，覆盖层203厚度例如为2nm至4nm。在本发明的其他实施例中，当反射膜堆栈层202的顶层膜为硅时，也可以省略覆盖层203的制造，或者说，在形成反射膜堆栈层202时，多沉积一层硅膜(即顶层的第一反射膜)来作为覆盖层203。
87.之后，通过溅射(pvd)、cvd、pecvd、ald、peald、ibd、jvd等任意合适的沉积工艺，在覆盖层203的顶面上形成吸收层204。其中，吸收层204可以是单层膜结构，也可以是多层膜堆叠而成的复合结构，其材料包括钴(co)、碲(te)、铪(hf)、镍(ni)、钽(ta)、铬(cr)、钽基材料、铬基材料等中的至少一种。吸收层204的总厚度例如为50nm～75nm，当吸收层204为多层膜堆叠而成的复合结构时，其中的单层膜的厚度例如为3nm～6nm。其中，为了尽可能地减小反射膜堆栈层202形成过程中的热应力诱导缺陷，吸收层204中各膜层的沉积温度尽可能地靠近室温，例如控制在介于室温和100℃之间。
88.请继续参考图6，进一步地，通过溅射、蒸镀、cvd、pecvd、ald、peald、分子束外延、ibd、jvd等任意合适的沉积工艺，在衬底200的第二表面(与衬底200的第一表面相对设置，可称为衬底200的背面)上沉积背面导电层206。背面导电层206的材料可以包括铬、铬基材料(例如氮化铬crn或氮氧化铬cron)、钽或钽基材料(例如硼化钽tab、氧化钽tao、氮化钽tan、硼氧化钽tabo或硼氮化钽tabn等)中的至少一种导电材料。背面导电层206的厚度例如为60nm～75nm。
89.至此，完成了euv光掩模基版的制造。
90.应当理解的是，本实施例中，背面导电层206在吸收层204的沉积之后形成，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，背面导电层206的沉积，可以先于反射膜堆栈层202的沉积执行，也可以在反射膜堆栈层202沉积之后且在覆盖层203沉积之前执行，亦可以在覆盖层203沉积之后且在吸收层204沉积之前执行。
91.本实施例的euv光掩模基版的制造方法，在步骤s11中形成的旋涂碳层201，一方面足够厚，能够填充衬底200表面上的凹坑或划痕等缺陷，以及，能够将衬底200表面上的凸块缺陷掩埋，从而提高足够平坦的顶面，避免这些缺陷诱导步骤s12中沉积的反射膜堆栈层202和吸收层204产生缺陷；另一方面，足够薄，且不透明，在将衬底表面“重置”为更平坦且缺陷更少的新的衬底的同时，不会影响衬底200的热系数，且不会引入过多的工艺时间、工艺成本、额外的热应力缺陷和内应力缺陷。
92.请继续参考图5，本发明一实施例还提供一种euv光掩模版的制造方法，其包括以下步骤：
93.s11，提供衬底，并在所述衬底上旋涂碳材料，以形成旋涂碳层；
94.s12，在所述旋涂碳层上依次形成反射膜堆栈层和吸收层；
95.s13，蚀刻所述吸收层，以所述吸收层中形成第一图案；
96.s14，蚀刻所述第一图案外围的所述吸收层和所述反射膜堆栈层，且蚀刻停止在所述旋涂碳层的表面上，以形成第二图案。
97.其中，步骤s11和s12的过程即是上文中所述的本发明的euv光掩模基版的制造方法，在此不再赘述。
98.在步骤s13中，首先，请参考图6，通过溅射、cvd、pecvd、ald、peald、ibd、jvd等任意合适的沉积工艺，在吸收层204的顶面上形成硬掩模层205。其中，硬掩模层205的材料可以是钽(ta)、钽基材料(例如硼化钽tab、氧化钽tao、氮化钽tan、硼氧化钽tabo或硼氮化钽tabn等)、硅、硅基材料(例如氮化硅sin或氮氧化硅sion)、钌、钌基材料(例如硼化钌rub)中的至少一种制成，硬掩模层205的厚度例如为4nm～20nm。
99.其中，硬掩模层205的沉积可以在吸收层204的沉积之后且背面导电层206的沉积之前进行，也可以在吸收层204的沉积之后且在背面导电层206的沉积之后进行。
100.在步骤s13中，请继续参考图6至图8，在沉积硬掩模层205之后，再执行以下过程：
101.首先，涂覆第一光阻层207，并对第一光阻层207进行曝光、显影，以图案化第一光阻层207。
102.然后，以图案化后的第一光阻层207为掩模，通过原子层蚀刻、等离子蚀刻等任意合适的工艺，蚀刻硬掩模层205至吸收层204的顶面，以将第一光阻层207的图案转移到硬掩模层205中，形成图案化的硬掩模层205’。
103.之后，通过等离子体灰化等干法去胶或者合适的湿法去胶工艺，去除第一光阻层207。
104.接着，以图案化的硬掩模层205’为掩模，通过原子层蚀刻等合适的蚀刻工艺，蚀刻吸收层204至覆盖层203的顶面或者反射膜堆栈层202的顶面，以在吸收层204中形成第一图案204a，第一图案204a为集成电路制造所需的电路和/或器件的图案。
105.请参考图9至图10，在步骤s14中，首先，在图案化的硬掩模层205’和euv光掩模基版上涂覆第二光阻层208，并对第二光阻层208进行曝光、显影，以图案化第二光阻层208，图案化后的第二光阻层208能够保护euv光掩模基版的第一图案204a的形成区域，并暴露出euv光掩模基版待形成第二图案的区域，该区域位于第一图案204a的外围。
106.然后，以图案化后的第二光阻层208为掩模，通过原子层蚀刻等合适的蚀刻工艺，蚀刻硬掩模层205’、吸收层204、覆盖层203以及反射膜堆栈层202，蚀刻停止在旋涂碳层201的表面上，形成第二图案209，由此获得euv光掩模版，其中第二图案209为euv光掩模版的边框。
107.之后，通过等离子体灰化等干法去胶或者合适的湿法去胶工艺，去除第二光阻层208。并进一步去除硬掩模层205’，由此形成了具有第一图案204a和第二图案209的euv光掩模版。
108.本实施例的euv光掩模版的制造方法，在步骤s11中形成的旋涂碳层201，一方面足够厚，能够填充衬底200表面上的凹坑或划痕等缺陷，以及，能够将衬底200表面上的凸块缺陷掩埋，从而提高足够平坦的顶面，避免这些缺陷诱导步骤s12中沉积的反射膜堆栈层202
和吸收层204产生缺陷，同时避免衬底200的表面在形成第二图案的蚀刻过程中受损或退化的问题；另一方面，足够薄，且不透明，在将衬底表面“重置”为更平坦且缺陷更少的新的衬底的同时，不会影响衬底200的热系数，且不会引入过多的工艺时间、工艺成本、额外的热应力缺陷和内应力缺陷。
109.请参考图6和图14，本发明一实施例还提供一种基底，其用于euv光掩模基版或euv光掩模版，其包括依次堆叠的衬底200和旋涂碳层201。
110.可选地，旋涂碳层201的厚度为10nm～100nm，例如为20nm。该旋涂碳层201能够将衬底200的表面缺陷掩埋在内且提供平坦的工艺表面。
111.请参考图6和图10，本发明一实施例还提供一种euv光掩模基版，其优选为采用本发明的euv光掩模基版的制造方法来制作。该euv光掩模基版包括依次堆叠的衬底200、旋涂碳层201、反射膜堆栈层202、吸收层204。衬底200和旋涂碳层201即为上述的本发明的用于euv光掩模基版的基底。
112.可选地，反射膜堆栈层201包括交替成对层叠的第一反射膜和第二反射膜，且该第一反射膜和第二反射膜的层数为30～60对。
113.可选地，所述的euv光掩模基版还包括覆盖层203以及背面导电层206。覆盖层203形成在反射膜堆栈层202的顶层反射膜和吸收层204之间，背面导电层206形成在衬底200背向旋涂碳层201的表面上。
114.此外，衬底200、旋涂碳层201、反射膜堆栈层202、吸收层204、覆盖层203以及背面导电层206的选材可以参考上文的本发明的euv光掩模版的制造方法中的描述，在此不再赘述。
115.本实施例还提供一种euv光掩模版，其不仅具有本实施例的euv光掩模基版，还具有所需图案。具体地，如图10所示，该euv光掩模版具有第一图案204a和第二图案209，第一图案204a贯穿吸收层204且位于euv光掩模基版的反射膜堆栈层202的顶层反射膜的上方，第二图案209贯穿euv光掩模基版的吸收层204和反射膜堆栈层202并暴露出euv光掩模基版的旋涂碳层201的顶面。第一图案204a为所需的电路图案，第二图案209为电路外围所需的边框图案。
116.应当理解的是，请参考图11和图12，本实施例的技术方案之所以能够制造出低缺陷、高性能的euv光掩模基版或euv光掩模版，其根本原因是，采用旋涂的方法形成旋涂碳层，这种方法形成的碳层，工艺简单，成本低，且相对于通过cvd、ald或溅射等其他方法形成的碳层，具有更强大的深间隙填充能力以及局部和全局的平面化能力，其能在衬底上形成全局平坦的工艺表面(其顶面能够平坦化到《10nm的尺度)。例如衬底上的缺陷分布密度不均匀(如图11中有的间隔l1很大，有的间隔l2很小)、缺陷也大小不一(如图11中有的缺陷的线宽w1很大，有的缺陷的线宽w2很小)，采用旋涂的方法形成旋涂碳层也能将凹坑、狭缝、划痕等缺陷填满以及将凸起的缺陷掩埋在内，并在衬底上形成全局平坦的工艺表面。再例如，衬底上的缺陷为高深宽比的狭缝，即狭缝的深度h选大于狭缝各处的开口线宽，且狭缝底部的线宽仅有几个nm，如图12所示，采用旋涂的方法形成旋涂碳层，利用碳原子尺寸较小的特征，能填充到该狭缝的底部中，且在填满狭缝后在衬底上形成全局平坦的工艺表面。
117.而在与采用旋涂的方法形成相同厚度的碳层的前提下，通过cvd、ald或溅射等其他方法形成的碳层，其在图11所示的缺陷情况下，会因缺陷的稀疏和密集效应产生凹坑或
凸包的问题，最终形成的碳层的顶面的平坦化程度不足；在图12所示的缺陷情况下，会因填充不到狭缝底部或者过早对狭缝封口而导致填充空洞的问题或者会随形沉积而导致顶面产生凹坑或凸包的问题，最终形成的碳层的顶面的平坦化程度不足。也就是说，通过cvd、ald或溅射等其他方法在衬底上形成碳层，均无法满足更高性能的euv光掩模版对衬底顶面平坦化程度的要求，达不到本发明的技术效果。
118.因此，本实施例的技术方案，通过旋涂的方法形成旋涂碳层，能给反射膜堆栈层的沉积提供良好的工艺条件，避免衬底缺陷在反射膜堆栈层的沉积过程中诱导缺陷产生，从而降低了最终制得的euv光掩模基版或euv光掩模版的缺陷，显著提高euv光掩模版的反射膜堆栈层(即布拉格反射器)的反射率，消除了硬缺陷和相位缺陷，因此，提高了反射式euv光掩模版的分辨率和对比度。
119.基于同一发明构思，请参考图13，本发明一实施例还提供一种衬底回收方法，其可以用于对本发明的废弃的euv光掩模基版或者euv光掩模版的衬底进行回收。
120.以回收本发明的euv光掩模版的衬底为例，本实施例的衬底回收方法具体包括：
121.s21，依次去除所述euv光掩模版的吸收层和反射膜堆栈层，以暴露出所述euv光掩模版的旋涂碳层；
122.s22，等离子体灰化去除所述旋涂碳层，以暴露出所述euv光掩模版的衬底。
123.请参考图14，在步骤s21中，可以采用湿法蚀刻、等离子蚀刻、化学机械抛光等任意工艺，依次去除吸收层204、覆盖层203以及反射膜堆栈层202，蚀刻停止在旋涂碳层201的表面上。其中采用蚀刻工艺去除吸收层204、覆盖层203以及反射膜堆栈层202，可以针对不同的膜层的材质选取不同的蚀刻剂。
124.请参考图15，在步骤s22中，可以采用氧等离子体灰化工艺去除旋涂碳层201，以暴露出衬底200的表面。由此回收了euv光掩模版的衬底，该衬底可以用于制作新的euv光掩模版或者其他器件。
125.可选地，本实施例的euv光掩模版的回收方法，在去除吸收层204之前，或者在去除反射膜堆栈层202之后且在去除旋涂碳层201之前，或者，在去除旋涂碳层201之后，还包括：去除衬底200背向旋涂碳层201的表面上的背面导电层206。
126.进一步可选地，可以采用上述的步骤s11的方法，在暴露出的衬底表面上再次旋涂碳材料，形成新的旋涂碳层，以修复衬底200的表面缺陷，由此再次获得本发明的用于euv光掩模版的基底。
127.显然，本发明的euv光掩模版中的旋涂碳层201作为牺牲层，其厚度较薄，可以很容易地通过等离子体灰化去除，且不会损伤衬底200的表面而降低衬底的表面平滑度和热系数等，可以用于euv光掩模版中的衬底的回收和再利用，回收成本低，且由于能够利用从旧euv光掩模版上回收的衬底来进一步制作新的euv光掩模版，所以可以进一步降低新的euv光掩模版的制造成本。
128.类似地，本发明的衬底回收方法，其用于对本发明的废弃的euv光掩模基版的衬底进行回收的过程包括：先依次去除所述euv光掩模基版的吸收层和反射膜堆栈层，以暴露出所述euv光掩模基版的旋涂碳层；再等离子体灰化去除所述旋涂碳层，以暴露出所述euv光掩模基版的衬底。该过程与对本发明的废弃的euv光掩模版的衬底进行回收的过程相同，在此不再详述。
129.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。