阵列基板、显示面板和显示装置的制作方法

1.本技术属于显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。


背景技术：

2.现有的ads型或者hads型液晶显示器中，栅线和ito(indium tin oxide，氧化铟锡)电极之间的寄生电容(ads型中，ito电极指公共电极；hads型中，ito电极指像素电极)较大，造成产品的信赖性不良，进而降低了产品品质。


技术实现要素：

3.本技术实施例提供一种阵列基板、显示面板和显示装置，以解决现有的阵列基板寄生电容较大的问题。
4.第一方面，本技术实施例提供一种阵列基板，包括阵列排布的多个子像素；
5.所述子像素包括：衬底，设置在所述衬底上的第一电极层，以及设置在所述第一电极层上的第二电极层；
6.所述第一电极层包括驱动电极和缓冲部，所述驱动电极与所述缓冲部间隔设置；
7.所述第二电极层包括栅线和驱动电极线，所述栅线设置在所述缓冲部远离所述衬底的一侧，所述驱动电极线设置在所述驱动电极远离所述衬底的一侧；
8.其中，所述栅线沿平行于所述衬底的方向与所述驱动电极线至少部分不交叠。
9.可选的，所述缓冲部沿平行于所述衬底的方向与所述驱动电极线至少部分交叠。
10.可选的，所述子像素还包括绝缘层，所述绝缘层设于所述栅线与所述缓冲部之间，所述绝缘层开设有导电孔，所述栅线与所述缓冲部通过所述导电孔电连接。
11.可选的，所述绝缘层沿平行于所述衬底的方向与所述驱动电极线交叠。
12.可选的，所述栅线沿垂直于所述衬底的方向与所述缓冲部不交叠。
13.可选的，各排所述子像素的所述栅线为一体结构，各排所述子像素的所述驱动电极线为一体结构。
14.可选的，所述栅线和所述驱动电极线同层设置。
15.可选的，所述驱动电极和所述缓冲部的材料分别包括透明金属氧化物，所述栅线的材料包括金属。
16.第二方面，本技术实施例还提供一种显示面板，所述显示面板包括如上述的阵列基板。
17.第三方面，本技术实施例还提供一种显示装置，所述显示面板包括如上述的显示面板。
18.本技术实施例提供的阵列基板，通过使栅线沿平行于衬底的方向与驱动电极线至少部分不交叠，减少了栅线与驱动电极线的侧向交叠面积，从而可减少栅线与驱动电极线之间的寄生电容；如此，减小了栅线的线电容，从而能够减轻栅线的电路延迟现象，提高栅线的输入效果，最终提升子像素的充电率和显示效果，大幅减轻低温启动不良和水波纹不
良等产品信赖性不良问题。
附图说明
19.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.为了更完整地理解本技术及其有益效果，下面将结合附图来进行说明。其中，在下面的描述中相同的附图标号表示相同部分。
21.图1为本技术实施例提供的阵列基板的平面示意图。
22.图2为本技术实施例提供的阵列基板的剖面示意图。
23.图3为本技术另一实施例提供的阵列基板的剖面示意图。
24.图4为本技术又一实施例提供的阵列基板的剖面示意图。
具体实施方式
25.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
26.本技术实施例提供一种阵列基板、显示面板和显示装置，以解决现有的阵列基板寄生电容较大的问题。以下将结合附图对其进行说明。
27.本技术实施例提供的阵列基板可应用于显示面板。示例性的，示例性的，请参阅图1和图2，图1为本技术实施例提供的阵列基板的平面示意图。图2为本技术实施例提供的阵列基板的剖面示意图。其中，阵列基板包括阵列排布的多个子像素100；所述子像素100包括：衬底10，设置在所述衬底10上的第一电极层，以及设置在所述第一电极层上的第二电极层；所述第一电极层包括驱动电极21和缓冲部22，所述驱动电极21与所述缓冲部22间隔设置；所述第二电极层包括栅线31和驱动电极线32，所述栅线31设置在所述缓冲部22远离所述衬底10的一侧，所述驱动电极线32设置在所述驱动电极21远离所述衬底10的一侧；其中，所述栅线31沿平行于所述衬底10的方向与所述驱动电极线32至少部分不交叠。
28.本技术实施例提供的阵列基板，通过使栅线31沿平行于衬底10的方向与驱动电极线32至少部分不交叠，减少了栅线31与驱动电极线32的侧向交叠面积，从而可减少栅线31与驱动电极线32之间的寄生电容；如此，减小了栅线31的线电容，从而能够减轻栅线31的电路延迟现象，提高栅线31的输入效果，最终提升子像素100的充电率和显示效果，大幅减轻低温启动不良和水波纹不良等产品信赖性不良问题。
29.若上述阵列基板应用于ads型液晶显示器中，则驱动电极21为公共电极(common电极)；若上述阵列基板应用于hads型液晶显示器中，则驱动电极21为像素电极。该驱动电极21的形状不做限定，示例的，该驱动电极21可以为板状电极。若将该阵列基板应用于液晶显示器中，在驱动电极21为板状电极的情况下，该阵列基板还可以包括狭缝电极，板状电极和狭缝电极之间形成多维电场，以驱动液晶偏转，进而实现显示。
30.栅线31与驱动电极线32间的电容c的计算公式为：c＝εs/(4πkd)，其中，ε为介电常
数，s为栅线31与驱动电极线32沿平行于衬底10方向的交叠面积，4πk为常量，d为栅线31与驱动电极线32之间的距离。
31.可以看出，栅线31与驱动电极线32间的电容属于交叠电容，在栅线31与驱动电极线32之间的距离保持不变的情况下，若栅线31与驱动电极线32沿平行于衬底10方向的交叠面积减小，则栅线31与驱动电极线32间的电容会减小。
32.本技术中，如图1所示，栅线31与驱动电极线32平行于衬底10方向的交叠面积可通过增加缓冲部22的厚度来减小。缓冲部22的厚度即缓冲部22沿垂直于衬底10方向的尺寸，将缓冲部22的厚度增大，即缓冲部22沿平行于所述衬底10的方向与所述驱动电极线32至少部分交叠。如此，在栅线31与驱动电极线32同层设置的情况下，可减少栅线31与驱动电极线32平行于衬底10方向的交叠面积，从而可减小栅线31与驱动电极线32间的电容。
33.栅线31与驱动电极线32间的电容会直接影响栅线31的线电容，线电容越大，则会产生电路延迟。而电路延迟值为电阻和电容的乘积值，即电容越大，电路延迟越严重。在大尺寸、高频率的产品中，栅线31的线电容更大，其电路延迟现象更严重，从而直接影响栅线31的电压输入，进而影响子像素100的充电和显示，容易导致低温启动不良和水波纹不良等产品信赖性不良问题。因此，在实际设计中，需要尽可能地降低线电容的值。
34.栅线31的线电容与栅线31和驱动电极线32之间的电容有关，栅线31和驱动电极线32之间的电容越大，则栅线31的线电容越大。因此，通过减小栅线31和驱动电极线32之间的电容，可减小栅线31的线电容，从而能够减轻栅线31的电路延迟现象，提高栅线31的输入效果，最终提升子像素100的充电率和显示效果，大幅减轻低温启动不良和水波纹不良等产品信赖性不良问题。
35.一般栅线31多采用金属制作，而金属与衬底10的吸附力不佳，成膜效果不好。为了提高栅线31的成膜质量，需要制作具有复合层(包括缓冲层和金属层)的栅线31，缓冲层采用monb(钼铌)、mo(钼)、ti(钛)等制作，这样无疑会增加制作工艺，从而提高生产成本。而本技术中，缓冲部22可以用作栅线31的缓冲层，栅线31只需要形成单层结构即可，无需额外形成缓冲层，大幅简化了工艺，有利于产能的提升。
36.示例性的，栅线31与驱动电极线32平行于衬底10方向的交叠面积还可通过其它方式来减小。请参考图3，图3为本技术另一实施例提供的阵列基板的剖面示意图。所述子像素100还包括绝缘层40，所述绝缘层40设于所述栅线31与所述缓冲部22之间，所述绝缘层40开设有导电孔41，所述栅线31与所述缓冲部22通过所述导电孔41电连接。绝缘层40可采用光刻胶制成。绝缘层40可将栅线31与缓冲部22隔开，并沿平行于所述衬底10的方向与所述驱动电极线32至少部分交叠。如此，在平行于所述衬底10的方向上，绝缘层40可代替栅线31或缓冲部22与驱动电极线32部分交叠，从而可进一步减小栅线31与驱动电极线32的实际交叠面积，以有效减小栅线31与驱动电极线32之间的电容。导电孔41的孔壁可贴设导电膜，以实现栅线31与缓冲部22的电导通。
37.示例性的，如图3所示，所述绝缘层40沿平行于所述衬底10的方向与所述驱动电极线32交叠。具体的，本实施例中，绝缘层40沿平行于所述衬底10的方向与所述驱动电极线32全部交叠，栅线31沿平行于所述衬底10的方向与所述驱动电极线32全部不交叠，如此，可进一步减小栅线31与驱动电极线32的交叠面积，以进一步减小栅线31与驱动电极线32之间的电容。
38.示例性的，请参阅图4，图4为本技术又一实施例提供的阵列基板的剖面示意图。所述栅线31沿垂直于所述衬底10的方向与所述缓冲部22不交叠，如此，可将栅线31与缓冲部22沿垂直于衬底10的方向错开，从而可避免栅线31与电极驱动线之间的电容和缓冲部22与电极驱动线之间的电容叠加，以进一步减小栅线31与电极驱动线之间的电容。
39.示例性的，各排所述子像素100的所述栅线31为一体结构，各排所述子像素100的所述驱动电极线32为一体结构，如此可便于驱动，简化结构。
40.示例性的，所述栅线31和所述驱动电极线32同层设置，如此，在制备阵列基板的过程中，可减少构图工艺次数，降低制作成本。
41.示例性的，所述驱动电极21和所述缓冲部22的材料分别包括透明金属氧化物，所述栅线31的材料包括金属，透明金属氧化物可以是ito(氧化铟锡)，金属可以是钼(mo)、铜(cu)、或者铝(al)等。
42.本技术实施例还提供一种显示面板，包括上述阵列基板。该显示面板可以是ads型或者hads型液晶显示面板，以及包括这些显示面板的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。该显示面板具有信号延迟短、响应速度快、成本低、显示画面优良等特点。
43.本技术实施例还提供一种显示装置，包括上述显示面板。该显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
44.本技术实施例提供的阵列基板，通过使栅线31沿平行于衬底10的方向与驱动电极线32至少部分不交叠，减少了栅线31与驱动电极线32的侧向交叠面积，从而可减少栅线31与驱动电极线32之间的寄生电容；如此，减小了栅线31的线电容，从而能够减轻栅线31的电路延迟现象，提高栅线31的输入效果，最终提升子像素100的充电率和显示效果，大幅减轻低温启动不良和水波纹不良等产品信赖性不良问题。
45.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
46.在本技术的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。以上对本技术实施例所提供的阵列基板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本技术的限制。