半导体存储装置及其制作方法与流程

1.本公开涉及半导体技术领域，具体而言，涉及一种半导体存储装置及其制作方法。


背景技术：

2.为了满足消费者对优良性能以及低廉价格的需求，高集成度是半导体存储装置的发展方向。一般，集成度是由单位存储单元所占据面积决定的。
3.为了提高集成度，在传统的具有一个晶体管和一个电容器的存储单元基础上，提出了可大幅降低存储单元所占据面积的无电容器存储单元。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

5.本公开的目的在于克服上述现有技术中的不足，提供一种半导体存储装置及其制作方法，可提高半导体存储装置的集成度。
6.根据本公开的一个方面，提供一种半导体存储装置，包括：
7.绝缘层；
8.有源区，形成于所述绝缘层的上表面，所述有源区包括沟道区、源极和漏极，所述源极和所述漏极位于所述沟道区的两侧；
9.电荷捕获层，形成于所述沟道区上表面，多个所述电荷捕获层间隔设置；
10.栅极，形成于所述电荷捕获层的上表面，一个所述栅极对应一个所述电荷捕获层；
11.字线，形成于所述栅极的上表面，所述字线连接所述栅极。
12.可选的，所述有源区包括多个子有源区，多个子有源区间隔设置，每个所述子有源区包括所述沟道区、所述源极和所述漏极。
13.可选的，所述子有源区的延伸方向与所述电荷捕获层的延伸方向垂直。
14.可选的，所述栅极包括：
15.栅氧化层，形成于所述电荷捕获层的上表面，所述栅氧化层与所述电荷捕获层接触，一个所述栅氧化层对应一个所述电荷捕获层；
16.栅金属层，形成于所述栅氧化层的上表面。
17.可选的，所述电荷捕获层、所述栅氧化层、所述栅金属层和所述字线在延伸方向的长度和宽度相同。
18.可选的，还包括：
19.保护层，形成于所述字线、所述栅极和所述电荷捕获层的表面，及所述有源区的上表面；
20.隔离层，形成于所述保护层的表面，并填满所述字线之间的间隙。
21.可选的，还包括：
22.第一导电体，贯穿所述隔离层和所述保护层并与所述源极接触；
23.第二导电体，贯穿所述隔离层和所述保护层并与所述漏极接触。
24.根据本公开的一个方面，提供一种半导体存储装置的制作方法，包括：
25.形成绝缘层；
26.在所述绝缘层表面形成有源区，并在所述有源区的两端部区域形成源极和漏极，所述源极和漏极之间的区域为沟道区；
27.在所述有源区的表面顺次沉积捕获层、栅氧化层、栅金属层和阻挡层；
28.刻蚀所述捕获层、所述栅氧化层、所述栅金属层和所述阻挡层，形成电荷捕获层、栅极和字线，所述电荷捕获层与所述沟道区接触。
29.可选的，在所述绝缘层表面形成有源区包括：
30.在所述绝缘层的表面沉积硅层；
31.刻蚀所述硅层，形成多个间隔设置的子有源区；
32.在所述子有源区的两端部区域掺杂相反类型的离子，以形成所述源极和所述漏极。
33.可选的，刻蚀所述硅层，形成多个间隔设置的子有源区包括：
34.刻蚀所述硅层，形成多个间隔设置的导线结构；
35.对所述导线结构进行离子掺杂形成所述子有源区。
36.可选的，对所述导线结构进行离子掺杂形成所述子有源区包括：
37.对所述导线结构进行p型离子掺杂形成所述子有源区。
38.可选的，所述子有源区的延伸方向与所述电荷捕获层的延伸方向垂直。
39.可选的，所述方法还包括：
40.提供硅衬底；
41.在所述硅衬底表面沉积所述绝缘层。
42.可选的，所述方法还包括：
43.在所述电荷捕获层、所述栅极、所述字线的表面及所述有源区的上表面沉积保护层；
44.在所述保护层的表面形成隔离层，所述隔离层填满所述字线之间的间隙。
45.可选的，所述方法还包括：
46.形成贯穿所述保护层和所述隔离层的第一通孔和第二通孔；其中，所述第一通孔暴露所述源极，所述第二通孔暴露所述漏极；
47.在所述第一通孔中填充导电材料，形成第一导电体，在所述第二通孔中填充导电材料，形成第二导电体。
48.本公开示例性实施方式提供的半导体存储装置，通过在沟道区的对应位置设置多个电荷捕获层，并且在电荷捕获层的上表面形成对应的栅极。一方面，在栅极有多个的情况下，多个栅极可以共用同一对源极和漏极，从而可以达到减小存储单元占用面积的作用；另一方面，由于电荷捕获层设置在沟道区的上方，并没有与源极、漏极直接接触，所以不会存在电荷泄漏的情况，因此，该电荷捕获层的数据保持时间会得到增强。
49.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
50.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
51.图1示出了一种无电容器动态随机存取存储器的剖视图。
52.图2为本公开示例性实施方式提供的一种半导体存储装置的结构示意图。
53.图3示出了图2提供的半导体存储装置在有源区的截面示意图。
54.图4示出了本公开示例性实施方式的半导体存储装置中一种子有源区和栅极的位置关系图。
55.图5(a)-图5(h)为本公开示例性实施方式提供的制作半导体存储装置的说明图。
具体实施方式
56.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
57.上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。
58.虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
59.用语“一个”、“一”、“该”、“所述”“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”仅作为标记使用，不是对其对象的数量限制。
60.参照图1，示出了一种无电容器动态随机存取存储器(dynamic random access memory，dram)的剖视图。
61.如图1所示，栅极110可以形成在硅基底120上。该硅基底120由第一硅层121、氧化物层123和第二硅层125顺序堆叠而成。栅极110则由栅极绝缘层111和栅极导电层113顺序堆叠而成。源极130和漏极140则形成在栅极110两侧的第二硅层125中。与第一硅层121电隔离的浮置沟道体150形成在源极130和漏极140之间的第二硅层125中。该无电容器动态随机存取存储器通过在浮置沟道体150内积聚空穴或电子而存储数据值“1”或“0”。
62.申请人在进一步研究中发现，上述无电容器动态随机存取存储器中存储单元的占用面积仍有减小的空间。
63.基于此，本公开示例性实施方式提供了一种半导体存储装置，以进一步降低无电容器动态随机存取存储器中存储单元的占用面积，从而提高半导体存储装置的集成度。参照图2，该半导体存储装置可以包括绝缘层210、电荷捕获层230、有源区250、栅极270和字线290，其中：
64.绝缘层210主要是用于支撑有源区250，以为有源区250提供绝缘环境。该绝缘层210的结构可以是长方体型等，厚度则可以根据实际情况设置，例如，几微米等，本示例性实施方式对此不作特殊限定。在实际制造过程中，该绝缘层210可以为氧化物绝缘层，且沉积在硅衬底200的表面。
65.有源区250形成于绝缘层210的上表面。本公开示例性实施方式中，有源区250是一种半导体层，例如多晶硅层等。有源区250包括有沟道区251、源极252和漏极253，其中，源极252和漏极253位于沟道区251的两侧，该沟道区251则与电荷捕获层230接触。
66.本公开示例性实施方式中，电荷捕获层230形成于沟道区251的上表面，为了提高存储单元的空间利用率，电荷捕获层230可以有多个，也就是说有多个间隔设置的电荷捕获层230，相邻的电荷捕获层230可以采用平行间隔的方式设置。
67.在实际应用中，电荷捕获层230可以为氮化硅层，也可以为石墨烯层。以电荷捕获层230为氮化硅层为例，从存储数据的角度而言，在栅极和漏极施加电压，并当源极接地的时候，沟道区251会产生电场，使电子加速，这些电子会被捕获且保存在该电荷捕获层230中，用于数据从存储。
68.在图1所示的无电容器dram中，由于浮置沟道体150的相当大的面积接触源极130和漏极140，所以大量的电荷会在它们之间的接触面泄漏。如此，浮置沟道体150中的数据保持时间会减少。
69.而本公开示例性实施方式提供的半导体存储装置，由于电荷捕获层230是设置在沟道区251上方的，并没有与源极252、漏极253直接接触，所以不会存在电荷泄漏的情况，因此，该电荷捕获层230的数据保持时间比浮置沟道体150的强。
70.本公开示例性实施方式中，栅极270形成于电荷捕获层230的上表面，栅极270与电荷捕获层230接触。其中，根据电荷捕获层230的数量，栅极270也可以设置多个，且一个栅极270对应一个电荷捕获层230。如此，如图2所示多个栅极270可以共用同一对源极252和漏极253，从而可以达到减小存储单元占用面积的作用。
71.在实际应用中，假如图2中的栅极270只有一个的情况下，可以将有源区250设置为多个，如此，可以实现多对源极252和漏极253共用一个栅极270，同样可以达到减小存储单元占用面积的作用。其中，多对源极252和漏极253的情况可以参照图3所示。
72.图3示出了图2提供的半导体存储装置在有源区的截面示意图，从图3可以看出，该半导体存储装置中有源区250可以包括多个子有源区254，并且多个子有源区254间隔设置。每个子有源区254包括沟道区251、源极252和漏极253，每个子有源区254对应一对源极252和漏极253，也就是说，该种情况下，即使栅极270只有一个，多对源极252和漏极253则可以共用该一个栅极270，同样可以达到减小存储单元占用面积的作用。
73.如图4示出一种子有源区和栅极的位置关系图，图4中，子有源区254有三个，栅极
270有三个，且子有源区254和栅极270垂直设置，每个栅极270下面对应有一个电荷捕获层230。这种情况下，多个栅极270可以共用多对源极252和漏极253，可以大大减小存储单元所占用的面积。
74.在实际应用中，子有源区254、栅极270以及电荷捕获层230的个数可以根据实际情况设置，本公开示例性实施方式中，在子有源区254有一个的时候，栅极270至少有两个；在栅极270有一个的时候，子有源区254至少有两个，以达到减少占用面积的目的。
75.需要说明的是，栅极270主要包括栅氧化层271和栅金属层272，其中，栅氧化层271形成于电荷捕获层230的上表面，该栅氧化层271与电荷捕获层230接触，一个栅氧化层271对应一个电荷捕获层230。栅金属层272形成于栅氧化层271的上表面。其中，电荷捕获层230、栅氧化层271、栅金属层272和字线290在延伸方向的长度和宽度相同。
76.本公开示例性实施方式中，字线290形成于栅极270的上表面，一个字线290连接一个栅极270。为了进一步提高半导体存储装置的集成度、减小存储单元的占用面积，字线290可以采取埋入式字线。
77.具体的，为了实现埋入式字线，该半导体存储装置还包括：保护层220和隔离层240，其中，保护层220形成于字线290和栅极270的表面，及有源区250的上表面；隔离层240则形成于保护层220的表面，并填满字线290之间的间隙，以达到隔离字线290的目的，避免字线290，以及相邻字线290之间发生漏电风险。
78.在实际应用中，可以通过在源极252和漏极253的侧面设置接线端子，以实现对源极252和漏极253的电源接入。也可以通过设置第一导电体260和第二导电体280，其中，第一导电体260贯穿隔离层240和保护层220并与源极252接触；而第二导电体280则贯穿隔离层240和保护层220并与漏极253接触。第一导电体260和第二导电体280可以作为接线端子，实现对源极252和漏极253的电源接入。
79.在实际应用中，第一导电体260和第二导电体280的形成可以根据实际情况设置，例如，如图2所示，第一导电体260和第二导电体280的截面形状为梯形，也可以为矩形。本公开示例性实施方式对于第一导电体260和第二导电体280的具体形状不作特殊限定。
80.本公开示例性实施方式提供的半导体存储装置，通过在沟道区的对应位置设置多个电荷捕获层，并且在电荷捕获层的上表面形成对应的栅极。一方面，在栅极有多个的情况下，多个栅极可以共用同一对源极和漏极，从而可以达到减小存储单元占用面积的作用；另一方面，在栅极有一个的情况下，沟道区可以设置有多个，源极和漏极就会有多对，此时，多对源极和漏极则可以共用一个栅极，同样可以达到减小存储单元占用面积的作用；再一方面，由于电荷捕获层设置在沟道区的上方，并没有与源极、漏极直接接触，所以不会存在电荷泄漏的情况，因此，该电荷捕获层的数据保持时间会得到增强。
81.下面将结合附图详细描述本公开示例性实施方式中的半导体存储装置的制作方法。
82.应理解，为了说明工艺效果，附图中并不是按照实际器件结构比例所画。
83.本公开示例性实施方式中，半导体存储装置的主要制作工艺步骤如下：
84.步骤10，形成绝缘层；
85.步骤20，在绝缘层表面形成有源区，并在有源区的两端部区域形成源极和漏极，源极和漏极之间的区域为沟道区；
86.步骤30，在有源区的表面顺次沉积捕获层、栅氧化层、栅金属层和阻挡层；
87.步骤40，刻蚀捕获层、栅氧化层、栅金属层和阻挡层，形成电荷捕获层、栅极和字线，电荷捕获层与沟道区接触。
88.下面将通过具体的两种实施方法来说明半导体存储装置的制作过程。
89.具体的，第一种半导体存储装置的制作工艺步骤如下：
90.如图5(a)所示，提供硅衬底200，并在硅衬底200表面沉积氧化物形成绝缘层210。
91.如图5(b)所示，在绝缘层210表面沉积硅层510，该硅层510可以为多晶硅层。
92.如图5(c)所示，刻蚀硅层510，例如通过图形化刻蚀的方式刻蚀该硅层510，以形成多个间隔设置的导线结构。并对该导线结构进行离子掺杂，例如，p型离子掺杂，以形成子有源区254，在子有源区254的两端部区域掺杂相反类型的离子，以形成源极252和漏极253。其中，具体的图形化掩膜层的形状以及掺杂浓度可以根据实际情况确定，此处不再赘述。
93.如图5(d)所示，在图5(c)所形成的子有源区254的表面顺次沉积捕获层520、栅氧化层271、栅金属层272和阻挡层530。此处的阻挡层530主要用于形成字线290。具体在沉积过程中，栅金属层272可以是单层金属，也可以是多层金属。
94.如图5(e)所示，图形化刻蚀捕获层520、栅氧化层271、栅金属层272和阻挡层530，形成电荷捕获层230、栅极270和字线290，多个电荷捕获层230接触同一个沟道区251。如图4所示，所形成的栅极270和字线290总共有多对。且字线290的延伸方向与子有源区254的延伸方向垂直。
95.如图5(f)所示，在电荷捕获层230、栅极270、字线290的表面及有源区250的上表面沉积保护层220，以使保护层220覆盖图5(e)所示结构的表面。
96.如图5(g)所示，在保护层220的表面形成隔离层240，隔离层240填满字线290之间的间隙，以达到隔离字线290的目的，且隔离层240的顶面为水平面。该隔离层240可以由二氧化硅等绝缘材质沉积而成。
97.如图5(h)所示，在图5(g)所示结构的基础上，形成贯穿保护层220和隔离层240的第一通孔和第二通孔；其中，第一通孔暴露源极252，第二通孔暴露漏极253；并在第一通孔中填充导电材料，形成第一导电体540，在第二通孔中填充导电材料，形成第二导电体550，从而获得如图2所示的半导体存储装置。
98.需要说明的是，本公开示例性实施方式提供的半导体存储装置的制作方法仅是示意性说明，本公开对每个部件的制作工艺并不限定。
99.应理解，在本公开的各种实施方式中，上述各过程的序号大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开示例性实施方式的实施过程构成任何限定。
100.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。