存储器结构及其制造方法与流程

1.本揭露是有关于一种存储器结构与其制造方法，特别是关于一种电容器与着陆垫对准的存储器结构与其制造方法。


背景技术：

2.动态随机存取存储器(dram，dynamic random access memory)逐渐成为重要的电子产品。动态随机存取存储器是由晶体管与电容器所组成。晶体管的源极连接位线(bite line，bl)、汲极连接电容器，晶体管的栅极连接字线(word line，wl)。传统电容器在设计上，与直接接触件(direct contact，dc)接触后连接到源极。但随着尺寸越做越小，目前皆是将电容器先与着陆垫(landing pad)提供较大的接触面积连接后，再通过直接接触件连接到源极。
3.然而，在尺寸来到纳米等级时，传统方法需要具有非常高的精确度的光刻(photolithography)，一旦着陆垫于直接接触件上的对位不准、或电容器于着陆垫上对位不准时，将导致接触不良。电容器蚀刻时因为位置错开而贯穿至着陆垫旁的空气间隔区，最终破坏存储器元件。
4.因此，如何改善着陆垫与电容器对不准的问题，现有技术实有待改善的必要。


技术实现要素：

5.本揭露的一实施方式提供了一种存储器结构，包含基板、导电结构、第一电极层、以及第一支撑层。其中一部分的导电结构埋设于基板，且另一部分的导电结构突出于基板上的顶表面。第一电极层，包含底面，底面电性连接于导电结构的上表面，其中底面的面积小于或等于上表面的面积，且底面不超出上表面的周缘。第一支撑层，围绕突出于基板上的部分的导电结构以及第一电极层的底部。
6.在一些实施方式中，存储器结构还包含介电层以及第二电极层，介电层位于第一电极层与第二电极层之间。
7.在一些实施方式中，存储器结构还包含第二支撑层以及第三支撑层，第三支撑层设置于第一电极层的顶部与外侧，第二支撑层设置于第一支撑层与第三支撑层之间，并与第一电极层的外侧相连。
8.在一些实施方式中，导电结构的材质包含钨或其合金。
9.在一些实施方式中，第一支撑层的材质包含氮化硅。
10.在一些实施方式中，第一支撑层、第三支撑层及第三支撑层的材质包含氮化硅。
11.本揭露的另一实施方式提供了一种制造存储器结构的方法，包含提供基板；形成导电结构，其中一部分的导电结构埋设于基板，且另一部分的导电结构突出于基板的顶表面；形成保护层于导电结构上；将第一支撑层覆盖于保护层与基板的顶表面上；移除部分第一支撑层，以露出保护层；形成多层结构，多层结构由下至上依序包含第一堆叠材料层、第二支撑层、第二堆叠材料层以及第三支撑层，其中第一堆叠材料层设于露出的保护层与移
除后的部分第一支撑层上；蚀刻多层结构与保护层且形成凹槽，在凹槽的底部露出导电结构；以及在凹槽表面共形地形成第一电极层，其中第一电极层的底面电性连接于导电结构的上表面，其中底面的面积小于或等于上表面的面积，且底面不超出上表面的周缘。
12.在一些实施方式中，保护层的材质包含氧化物。
13.在一些实施方式中，第一支撑层的材质包含氮化硅。
14.在一些实施方式中，导电结构的材质包含钨或其合金。
15.在一些实施方式中，蚀刻多层结构与保护层且形成凹槽的步骤，方法还包含：蚀刻多层结构，以露出保护层；以及以自对准接触方式蚀刻保护层，露出导电结构，以在多层结构与保护层形成凹槽。
16.在一些实施方式中，其中在凹槽表面共形地形成第一电极层之后，方法还包含：执行选择性蚀刻工艺，以移除第一堆叠材料层及第二堆叠材料层；以及形成介电层以及第二电极层，其中介电层位于第一电极层及第二电极层之间。
附图说明
17.当结合附图阅读以下详细描述时，本揭露的各种态样将最易于理解。应注意的是，根据行业标准操作规程，各种特征结构可能并非按比例绘制。事实上，为了论述的清晰性，可以任意地增大或减小各种特征结构的尺寸。为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图的说明如下：
18.图1绘示本揭露的一些实施方式的存储器结构的制造方法的流程图。
19.图2-11绘示本揭露的多个实施方式的制造方法中各工艺阶段的剖面示意图。
20.图12为本揭露的另一些实施方式的存储器结构的剖面示意图。
具体实施方式
21.为使本揭露的叙述更加详尽与完备，下文针对本发明的实施态样与具体实施例提出说明性的描述，但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节，以使读者能够充分理解以下的实施例。然而，也可在无此等特定细节的情况下实践本发明的实施例。
22.另外，空间相对用语，如“下”、“上”等，是用以方便描述一元件或特征与其他元件或特征在附图中的相对关系。这些空间相对用语旨在包含除了附图中所示的方位以外，装置在使用或操作时的不同方位。装置可被另外定位(例如旋转90度或其他方位)，而本文所使用的空间相对叙述也可相对应地进行解释。
23.在本文中，除非内文中对于冠词有所特别限定，否则“一”与“该”可泛指单一个或多个。将进一步理解的是，本文中所使用的“包含”、“包括”、“具有”及相似词汇，指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件，但不排除其所述或额外的其一个或多个其它特征、区域、整数、步骤、操作、元件、组件，与/或其中的群组。
24.以下列举数个实施例及实验例以更详尽阐述本发明的制造存储器结构的方法，然其仅为例示说明之用，并非用以限定本发明，本发明的保护范围当以权利要求书所界定者为准。
25.虽然下文中利用一系列的操作或步骤来说明在此揭露的方法，但是这些操作或步骤所示的顺序不应被解释为本发明的限制。例如，某些操作或步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的操作、步骤及/或特征才能实现本发明的实施方式。此外，在此所述的每一个操作或步骤可以包含数个子步骤或动作。
26.请参阅图1所示，图1绘示本揭露的一些实施方式的存储器结构的制造方法的流程图。方法10始于步骤s11，提供基板。接着，方法10进行到步骤s12，形成导电结构，其中一部分的导电结构埋设于基板，且另一部分的导电结构突出于基板的顶表面。接着，方法10进行到步骤s13，形成保护层于导电结构上。接着，方法10进行到步骤s14，将第一支撑层覆盖于保护层与基板的顶表面上。接着，方法10进行到步骤s15，移除部分第一支撑层，以露出保护层。接着，方法10进行到步骤s16，形成多层结构，多层结构由下至上依序包含第一堆叠材料层、第二支撑层、第二堆叠材料层以及第三支撑层，其中第一堆叠材料层设于露出的保护层与移除后的部分第一支撑层上。接着，方法10进行到步骤s17，蚀刻多层结构与保护层且形成凹槽，在凹槽的底部露出导电结构。接着，方法10进行到步骤s18，在凹槽表面共形地形成第一电极层；其中第一电极层的底面电性连接于导电结构的上表面，其中底面的面积小于或等于上表面的面积，且底面不超出上表面的周缘。接着，方法10进行到步骤s19，执行选择性蚀刻工艺，以移除第一堆叠材料层及第二堆叠材料层。最后，方法10进行到步骤s20，形成介电层以及第二电极层，其中介电层位于第一电极层及第二电极层之间，进而得到电容器。
27.图2-11绘示本揭露的多个实施方式的制造方法中各工艺阶段的剖面示意图。请参阅图1及图2，图2根据图1的步骤s11、步骤s12以及步骤s13所绘制。在步骤s11中，提供基板110；在步骤s12中，形成导电结构120，其中一部分的导电结构120a埋设于基板110，且另一部分的导电结构120b突出于基板110的顶表面111；在步骤s13中，形成保护层130于导电结构120上。具体而言，基板110可包括含有半导体材料的任何结构，基板110包括但不限于块材半导体材料，例如为半导体晶圆(半导体晶圆可以是独立的或与其他材料组合)。基板110可以包括例如硅(si)。替代地，基板110可以包括诸如锗(ge)的半导体元件，或者诸如碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)和磷化铟(inp)之类的化合物半导体。替代地，基板110可以具有绝缘体上硅(soi)结构，例如，基板110可以包括掩埋氧化物(buried oxide，box)层。基板110可以包括导电区域，例如，掺杂有杂质的阱(well)或掺杂有杂质的结构。基板110包括晶体管结构(图未显示)。导电结构120的成分包括导电材料，例如为钨(w)或其合金。保护层130的成分为氧化物，例如二氧化硅(sio2)、氮氧化硅(sio
x
ny,silicon-oxy-nitride)。在一些实施例中，保护层130的底面131面积小于或等于导电结构120的上表面121的面积，且底面131不超出上表面121的周缘。
28.在一些实施方式中，步骤s11、步骤s12、以及步骤s13可以是在制造着陆垫(即，导电结构120)的过程中，先将导电层以遮罩氧化物(即，保护层130)作为遮罩时，图案化导电层而形成着陆垫的图形后，不移除保护层130。接着将氮化硅(si3n4)层140a覆盖于遮罩氧化物与着陆垫的侧壁，以封闭位于着陆垫侧边下方的空气间隔(air gap)，其中空气间隔是用来降低或抵消寄生电容。换言之，步骤s11、步骤s12、以及步骤s13可以是延续制造晶体管的步骤中，保留着陆垫的遮罩氧化物，也同时保留封闭空气间隔的氮化硅层。因此，在保留制造着陆垫的遮罩氧化物与氮化硅层后，再继续以下步骤。
29.请参阅图1及图3，图3根据图1的步骤s14所绘制。在步骤s14中，将第一支撑层140
覆盖于保护层130与基板110的顶表面111上。第一支撑层140的材质包括氮化硅(si3n4)，且第一支撑层140可以是由沉积工艺所制造，例如为化学气相沉积(chemical vapor deposition，cvd)工艺、等离子体化学气相沉积(plasma enhanced chemical vapor deposition，pecvd)工艺、物理气相沉积(physical vapor deposition，pvd)工艺或其他合适的沉积工艺。
30.在一些实施方式中，第一支撑层140即为覆盖于遮罩氧化物与着陆垫侧壁的氮化硅层、以及填补于氮化硅层之间间隔处的氮化硅。
31.请参阅图1及图4，图4根据图1的步骤s14所绘制。在步骤s15，移除部分第一支撑层140，以露出保护层130的顶面132。具体而言，通过回蚀或化学机械抛光(chemical mechanical polishing，cmp)工艺来回蚀绝缘层，移除部分第一支撑层140，使第一支撑层140与保护层130的顶面132共平面。
32.请参阅图1及图5，图5根据图1的步骤s16所绘制。在步骤s16，形成多层结构150，多层结构150由下至上依序包含第一堆叠材料层151、第二支撑层152、第二堆叠材料层153以及第三支撑层154，其中第一堆叠材料层151设于露出的保护层130的顶面132与移除后的部分第一支撑层140上。在一实施方式中，第一堆叠材料层151和第二堆叠材料层153的成分可包括硅玻璃，例如：硼磷硅玻璃(boro-phospho silicate glass，bpsg)、磷硅酸盐玻璃(psg)、氟硅酸盐玻璃、旋涂介电质、四乙氧基硅烷(tetraethylorthosilicate，teos)、或其组合。此外，第一堆叠材料层151和第二堆叠材料层153也可以包括半导体材料层，例如为非晶硅层或多晶硅层。在一些实施例中，第一堆叠材料层151包括硼磷硅玻璃，且第二堆叠材料层153包括四乙氧基硅烷，但本揭露并不以此为限。
33.除此之外，第二支撑层152以及第三支撑层154包括氮化硅(si3n4)，且第一堆叠材料层151、第二支撑层152、第二堆叠材料层153、以及第三支撑层154可以是由沉积工艺所制造，例如为化学气相沉积(chemical vapor deposition，cvd)工艺、等离子体化学气相沉积(plasma enhanced chemical vapor deposition，pecvd)工艺、物理气相沉积(physical vapor deposition，pvd)工艺或其他合适的沉积工艺。
34.请参阅图1、图6及图7，图6及图7根据图1的步骤s17所绘制。在步骤s17，蚀刻多层结构150与保护层130且形成凹槽160，在凹槽160的底表面161露出导电结构120。因此，蚀刻多层结构150与保护层130可同时进行。在一实施方式中，蚀刻多层结构150与保护层130可分开进行，首先如图6所示，蚀刻多层结构150，以露出保护层130。例如，可以利用干式蚀刻工艺(非等向性蚀刻工艺)来蚀刻多层结构150，而非等向性蚀刻工艺可以为反应离子蚀刻工艺(reactive-ion etching,rie)或等离子体蚀刻工艺，本揭露并不以此为限。接着如图7所示，蚀刻保护层130，露出导电结构120的上表面121，以形成凹槽160。例如，可以利用自对准接触(self-aligned contact，sac)方式进行蚀刻，将保护层130完全去除。在一些实施例中，由于保护层130下方的导电结构为钨，因此蚀刻时为具有选择性地蚀刻，因此不需担心会造成过度蚀刻(over etching)的问题，以避免因蚀刻不足使电容器无法接触到着陆垫导致单颗电容失效(single cell failure，scf)。再者，由于当保护层130为氧化物，且周围是由氮化硅材质的第一支撑层140所围绕，因此可选择性地只蚀刻氧化物的保护层130。
35.在一些实施例中，当蚀刻第一堆叠材料层151时，只要能蚀刻至稍微露出保护层130的顶面132，即可在下一步骤中选择性地将保护层130完全移除。若第一堆叠材料层151
的底部面积(bottom critical dimension(cd))不大，可再通过第一堆叠材料层151的材质硼磷硅玻璃(bpsg)浓度调整而放大底部面积。
36.请参阅图1及图8，图8根据图1的步骤s18所绘制。在步骤s18，在凹槽160(如图7所示)表面共形地形成第一电极层170。具体而言，第一电极层170共形地形成于凹槽160的底表面161与侧表面162之上，其中底表面161即为导电结构120的上表面121。详细而言，第一电极层170的底面171电性连接于导电结构120的上表面121，其中底面171的面积小于或等于上表面121的面积，且底面171不超出上表面121的周缘。即，当底面171的面积小于上表面121的面积时，底面171不超出上表面121的周缘、或在上表面121的周缘内；当底面171的面积等于上表面121的面积时，底面171位于上表面121的周缘上，即底面171的周缘与上表面121的周缘重叠。换言之，在xz剖面下(x轴与z轴的剖面)，第一电极层170的底面171不会超出部分的导电结构120b的两侧壁。再言之，第一电极层170的底部172(即原保护层130被移除后的区域)垂直投影于导电结构120的上表面121时，第一电极层170的底面171面积小于或等于上表面121的面积，且底面171不超出上表面121的周缘。因此，以本揭露的制造方法获得的第一电极层170的底面171，不会如现有技术会超出着陆垫(即导电结构120)而有对不准、偏移(overlay)的情形发生。
37.在一些实施例中，第一电极层170包括底部172以及位于底部172上方的顶部173，其中底部172位于原保护层130被移除后的区域，顶部173位于多层结构150被移除后的区域。如图8xz剖面图中，左侧的第一电极层170a具有顶部173窄、底部172宽的型态。又如图8右侧的第一电极层170b具有顶部173宽、底部172窄的型态。在另一些实施例中，第一电极层170的底部172以及顶部173可以是相同宽度、或是不同宽度，以上实施态样仅为例示，但不以此为限。
38.在一些实施例中，第一电极层170是由合适的导电化合物或其组合所制成，例如为氮化钛(tin)，但本揭露并不以此为限。
39.请参阅图1及图9，图9根据图1的步骤s19所绘制。在步骤s19，执行选择性蚀刻工艺，以移除第一堆叠材料层151及第二堆叠材料层153(如图8所示。在一些实施例中，选择性蚀刻工艺(例如为湿式蚀刻)的步骤包括暴露多层结构150于含有氢氟酸(hf)的溶液，且含有氢氟酸的溶液对于第一电极层170、第一堆叠材料层151以及第二堆叠材料层153具有优异的蚀刻选择比。除此之外，所述含有氢氟酸的溶液可以同时包括氢氟酸以及氟化铵(nh4f)，以便于选择性地移除第一堆叠材料层151以及第二堆叠材料层153，但本揭露不以此为限。在第一堆叠材料层151以及第二堆叠材料层153被移除之后，第一支撑层140、第二支撑层152以及第三支撑层154则会支撑第一电极层170并避免第一电极层170结构不稳而坍塌。
40.在一些实施方式中，步骤s19包括在第二支撑层152以及第三支撑层154上形成开口。首先，穿过第三支撑层154的第一开口被形成，借此蚀刻液可流经第一开口并蚀刻第二堆叠材料层153。接着，穿过第二支撑层152的第二开口被形成，借此蚀刻液可进一步蚀刻第一堆叠材料层151。第一开口及第二开口可以是被前述的非等向性蚀刻工艺所形成，但本揭露并不以此为限。
41.请参阅图1、图10及图11，图10及图11根据图1的步骤s20所绘制。在步骤s20，形成介电层180以及第二电极层190，其中介电层180位于第一电极层170及第二电极层190之间，
进而得到电容器。具体而言，介电层180形成于第一电极层170上，接着第二电极层190形成于介电层180上。因此，介电层180位于第一电极层170及第二电极层190之间，借此形成电容器。介电层180包括高介电常数(higher dielectric constant，high-k)的介电材料，例如介电层180是由介电常数大于或等于氧化硅(sio2)的介电常数的材料所制成。第二电极层190可以是由合适的导电化合物或其组合所制成，第二电极层190的材料例如为氮化钛，而介电层180和第二电极层190可以是由上述的任何沉积工艺所制造，但本发明并不以此为限。在一些实施例中，介电层180可形成于第一电极层170的两侧、两第二电极层190分别再形成于两介电层180之外(图未显示)，以上实施态样仅为例示，但不以此为限。
42.请参阅图12，图12为本揭露的另一些实施方式的存储器结构的剖面示意图。图12与图11的差异在于，借由在方法10的步骤17中(如图6及图7所示)调整蚀刻多层结构150的宽度，使形成于凹槽160底表面161与侧表面162的第一电极层170，底部172以及顶部173具有相同或不同的宽度。例如：图12左侧的第一电极层170c底部172以及顶部173可以是相同宽度，使第一电极层170c呈现u字型。或是，例如：图12右侧的第一电极层170d底部172小于顶部173的宽度，且于xz剖面下，底部172的一侧壁与顶部173的一侧壁于垂直方向(如z轴方向)上共平面。
43.在一些实施方式中，本揭露的一些实施方式的存储器结构包含基板110、导电结构120、第一支撑层140、以及第一电极层170。其中一部分的导电结构120a埋设于基板110，且另一部分的导电结构120b突出于基板110上的顶表面111。第一支撑层140围绕突出于基板110上的部分的导电结构120b以及第一电极层170的底部172。第一电极层170的底面171电性连接于导电结构120的上表面121，其中底面171的面积小于或等于上表面121的面积，且底面171不超出上表面121的周缘。
44.在一些实施方式中，存储器结构还包含介电层180以及第二电极层190，介电层180位于第一电极层170与第二电极层190之间。
45.在一些实施方式中，存储器结构还包含第二支撑层152以及第三支撑层154，第三支撑层154设置于第一电极层170的顶部173与外侧，第二支撑层152设置于第一支撑层140与第三支撑层154之间，并与第一电极层170的外侧相连。
46.本揭露的一些实施方式中，提供存储器结构及其制造方法。借由保留保护层于导电结构上与第一支撑层封闭空气隔离，使移除保护层后形成第一电极层时，第一电极层的底面面积小于或等于导电结构的上表面的面积，且底面不超出上表面的周缘；即使电容器的底部电极对准着陆垫，且不会超出着陆垫的顶表面周缘。因此，不会如现有技术电容器的底部电极会超出着陆垫(即导电结构)而有对不准、偏移的情形发生。
47.再者，借由以上技术特征，避免传统工艺需要蚀刻底部氮化硅材质的支撑层，而过蚀刻导致下方以封闭的空气间隔再次被打开。此外，由于不需要过蚀刻底部氮化硅材质的支撑层，避免了顶部氮化硅材质的支撑层被多次蚀刻而撑大，形成上大下小的v型形状。
48.虽然本揭露已以实施方式揭露如上，然其并非用以限定本揭露，任何本领域技术人员，在不脱离本揭露的精神和范围内，当可作各种的更动与润饰，因此本揭露的保护范围当视权利要求书所界定者为准。
49.【符号说明】
50.10：方法
51.s11～s20：步骤
52.110：基板
53.111：顶表面
54.120：导电结构
55.120a：导电结构
56.120b：导电结构
57.121：上表面
58.130：保护层
59.131：底面
60.132：顶面
61.140：第一支撑层
62.140a：氮化硅层
63.150：多层结构
64.151：第一堆叠材料层
65.152：第二支撑层
66.153：第二堆叠材料层
67.154：第三支撑层
68.160：凹槽
69.161：底表面
70.162：侧表面
71.170：第一电极层
72.170a：第一电极层
73.170b：第一电极层
74.170c：第一电极层
75.170d：第一电极层
76.171：底面
77.172：底部
78.173：顶部
79.180：介电层
80.190：第二电极层
81.x：x轴
82.z：z轴。