显示装置的制作方法

1.本发明的实施例总体涉及显示装置。


背景技术：

2.显示装置包括晶体管层以及设置在晶体管层上的发光二极管层。晶体管层具有其中导电图案彼此重叠的结构并且生成驱动电流。包括在发光二极管层中的发光二极管通过接收驱动电流而发光。发光二极管中的每一个和对应的导电图案构成子像素。近来，随着子像素的平面面积增大并且子像素之间的距离减小，具有提高的显示质量的显示装置正在被制造。


技术实现要素：

3.实施例提供一种具有提高的显示质量的显示装置。
4.实施例中的显示装置可以包括：设置在基板上的第一有源图案；设置在基板上的第二有源图案；设置在第一有源图案上并且接触第一有源图案的第一连接图案；设置在第二有源图案上并且接触第二有源图案的第二连接图案；设置在第一连接图案上的第一像素电极；设置在第二连接图案上的第二像素电极；设置在第二连接图案上的公共电压图案，公共电压图案包括在限定平面图的第一方向上延伸的线部分以及在平面图中从线部分突出并且在截面图中与第二连接图案重叠的第一突出部分；设置在公共电压图案上的发射层；以及设置在发射层上并且连接到公共电压图案的公共电极。第二有源图案在平面图中与第一有源图案间隔开，第二像素电极在平面图中与第一像素电极间隔开，并且公共电压图案在平面图中与第二像素电极间隔开。
5.在实施例中，第一突出部分可以在与第一方向交叉并且与第一方向一起限定平面图的第二方向上突出。
6.在实施例中，第一突出部分可以朝向第一像素电极突出。
7.在实施例中，第一突出部分可以与线部分是一体的。
8.在实施例中，公共电压图案可以与第一像素电极和第二像素电极设置在同一层中。
9.在实施例中，显示装置可以进一步包括设置在第一有源图案上并且接触第一连接图案的第一栅电极以及设置在第二有源图案上的第二栅电极。第二栅电极在平面图中可以与第一栅电极间隔开，并且接触第二连接图案。
10.在实施例中，线部分可以与第二栅电极重叠。
11.在实施例中，第一连接图案可以将第一有源图案和第一栅电极连接，并且第二连接图案可以将第二有源图案和第二栅电极连接。
12.在实施例中，显示装置可以进一步包括设置在基板上的第一数据线，第一数据线在与第一方向交叉并且与第一方向一起限定平面图的第二方向上延伸，并且连接到第二有源图案，以及设置在基板上的第二数据线，第二数据线在第二方向上延伸，在平面图中与第
一数据线间隔开，并且连接到第一有源图案。
13.在实施例中，显示装置可以进一步包括与第一连接图案设置在同一层中并且将第一有源图案和第二数据线连接的第一数据图案，以及与第二连接图案设置在同一层中并且将第二有源图案和第一数据线连接的第二数据图案。
14.在实施例中，显示装置可以进一步包括设置在第一有源图案上并且与第一有源图案和第二有源图案重叠的栅线。栅线可以在与第一方向交叉并且与第一方向一起限定平面图的第二方向上延伸。
15.在实施例中，显示装置可以进一步包括设置在栅线上的栅连接线，栅连接线在第一方向上延伸，并且连接到栅线。
16.在实施例中，公共电压图案可以进一步包括第二突出部分，并且第二突出部分可以从线部分突出并且在与第一突出部分的延伸方向相反的方向上延伸。
17.在实施例中，第二突出部分可以与线部分和第一突出部分是一体的。
18.在实施例中，显示装置可以进一步包括面对第二像素电极的第三像素电极，第二突出部分介于第二像素电极与第三像素电极之间。
19.在实施例中，公共电压图案可以与第一像素电极、第二像素电极和第三像素电极设置在同一层中。
20.在实施例中，第一像素电极可以电连接到第一连接图案，并且第二像素电极可以电连接到第二连接图案。
21.在实施例中，公共电压图案和公共电极可以被施加相同的公共电压。
22.在实施例中，在平面图中，线部分可以设置在第一像素电极与第二像素电极之间。
23.在实施例中，第一突出部分可以将第二连接图案与第一像素电极屏蔽。
24.因此，根据本发明实施例的显示装置可以包括与像素电极设置在同一层中并且接收公共电压的公共电压图案。公共电压图案可以包括线部分和突出部分。线部分可以在第一方向上延伸，并且突出部分可以从线部分朝向像素电极突出。此外，突出部分可以与设置在下方的连接图案重叠。连接图案可以是包括在邻近子像素中的配置，并且可以传输数据电压。由于突出部分设置在像素电极与连接图案之间，因此像素电极与连接图案之间的寄生电容可以被降低。因此，通过连接图案传输的数据电压的稳定性可以被提高。
25.应理解的是，前面的一般描述和下面的详细描述都是示例，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
26.被包括以提供对本发明的进一步理解并且并入本说明书中且构成本说明书的一部分的附图与描述一起例示了本发明的实施例。
27.图1是示出显示装置的实施例的平面图。
28.图2是示出图1的显示装置的框图。
29.图3是示出图1的显示装置中包括的子像素的电路图。
30.图4至图9是示出图1的显示装置中包括的像素的布局图。
31.图10是示出图1的显示装置的截面图。
32.图11是示出图1的显示装置中包括的接触部分和公共电极的截面图。
33.图12是沿图9的线i-i’截取的截面图。
具体实施方式
34.根据以下结合附图的详细描述，将更清楚地理解说明性的、非限制性的实施例。
35.将理解，当元件被称为“在”另一元件“上”时，该元件可以直接在另一元件上，或者居间元件可以位于它们之间。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。
36.将理解，尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离本文的教导。
37.本文中使用的术语仅仅是为了描述具体实施例的目的，而不旨在限制。如本文中所使用的，单数形式“一”和“该(所述)”旨在包括复数形式(包括“至少一个”)，除非上下文另外清楚地指示。“或”指“和/或”。如本文中使用的，术语“和/或”包括关联列出的项目中的一个或多个的任意和全部组合。将进一步理解，术语“包括”和/或“包含”在本说明书中使用时指明存在所陈述的特征、区域、整体、步骤、操作、元件和/或部件，但不排除一个或多个其他特征、区域、整体、步骤、操作、元件、部件和/或它们的组的存在或附加。
38.此外，在本文中可以使用诸如“下”或“底”以及“上”或“顶”的相对术语来描述如附图中所示的一个元件与另一元件的关系。将理解，除附图中所示的方位以外，相对术语还旨在包括装置的不同方位。在实施例中，当附图中的一个附图中的装置被翻转时，被描述为在其他元件的“下”侧的元件将随之被定向在其他元件的“上”侧。因此，取决于附图的特定方位，示例性术语“下”可以包含“下”和“上”两种方位。类似地，当附图中的一个附图中的装置被翻转时，被描述为在其他元件“下方”或“下面”的元件将随之被定向在其他元件的“上方”。因此，示例性术语“下方”和“下面”可以包含上方和下方两种方位。
39.考虑到所讨论的测量以及与特定量的测量相关联的误差(即，测量系统的限制)，本文所用的“大约”或“近似”包括陈述的值，并且指在由本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，术语“大约”可以指在一个或多个标准偏差内，或者在陈述的值的
±
30％、
±
20％、
±
10％、
±
5％内。
40.除非另有定义，否则本文所使用的所有术语(包括技术和科学术语)具有与本发明所属的领域的普通技术人员通常所理解的含义相同的含义。将进一步理解，诸如那些在常用词典中所定义的术语应被解释为具有与它们在相关领域和本发明的背景中的含义一致的含义，并且不以理想化或过度正式的意义来解释，除非本文中明确地如此定义。
41.图1是示出显示装置的实施例的平面图。图2是示出图1的显示装置的框图。
42.参考图1和图2，本发明的实施例中的显示装置dd可以包括显示面板pnl、数据驱动器ddv、栅驱动器gdv和控制器con。
43.显示面板pnl可以包括多个像素px。像素px中的每一个可以包括多个子像素。在实施例中，像素px可以包括第一子像素spx1、第二子像素spx2和第三子像素spx3。第一子像素spx1、第二子像素spx2和第三子像素spx3中的每一个可以例如被施加数据电压data、栅信
号gs、驱动电压elvdd、公共电压elvss和初始化电压vint。
44.在实施例中，第一子像素spx1可以通过第二数据线1520接收数据电压data，并且可以通过栅线3500接收栅信号gs。第二子像素spx2可以通过第一数据线1510接收数据电压data，并且可以通过栅线3500接收栅信号gs。第三子像素spx3可以通过第三数据线1530接收数据电压data，并且可以通过栅线3500接收栅信号gs。
45.数据驱动器ddv可以基于输出图像数据odat和数据控制信号dctrl生成数据电压data。在实施例中，例如，数据驱动器ddv可以生成与输出图像数据odat相对应的数据电压data，并且可以响应于数据控制信号dctrl输出数据电压data。数据控制信号dctrl可以包括输出数据使能信号、水平启动信号和负载信号。
46.在实施例中，数据驱动器ddv可以通过印刷电路板pcb连接到显示面板pnl。在实施例中，例如，数据驱动器ddv可以用多个芯片来实现，并且芯片中的每一个可以附接到印刷电路板pcb。在另一实施例中，数据驱动器ddv可以集成在显示面板pnl中。
47.栅驱动器gdv可以基于栅控制信号gctrl生成栅信号gs。栅信号gs可以包括第一扫描信号sc(参考图3)和第二扫描信号ss(参考图3)。在实施例中，例如，第一扫描信号sc和第二扫描信号ss中的每一个可以包括用于使晶体管导通的栅导通电压以及用于使晶体管截止的栅截止电压。栅控制信号gctrl可以包括垂直启动信号和时钟信号等。
48.在实施例中，栅驱动器gdv可以集成在显示面板pnl的两侧。在实施例中，例如，栅驱动器gdv可以集成在显示面板pnl的左侧和右侧。因此，显示面板pnl的响应速度可以被提高。在另一实施例中，栅驱动器gdv可以通过印刷电路板连接到显示面板pnl。
49.控制器con(例如，时序控制器(“t-con”))可以从外部主处理器(例如，图形处理单元(“gpu”))接收输入图像数据idat和控制信号ctrl。在实施例中，例如，输入图像数据idat可以是包括红色图像数据、绿色图像数据和蓝色图像数据的rgb数据。控制信号ctrl可以包括垂直同步信号、水平同步信号、输入数据使能信号和主时钟信号等。控制器con可以基于输入图像数据idat和控制信号ctrl生成栅控制信号gctrl、数据控制信号dctrl和输出图像数据odat。
50.图3是示出图1的显示装置中包括的子像素的电路图。
51.参考图3，第一子像素spx1可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3、存储电容器c
st
和发光二极管led。第二子像素spx2和第三子像素spx3可以具有与第一子像素spx1的电路结构基本相同的电路结构。
52.第一晶体管t1可以包括第一端子、第二端子和栅端子。第一端子可以接收驱动电压elvdd。第二端子可以连接到发光二极管led。栅端子可以连接到第二晶体管t2。第一晶体管t1可以基于驱动电压elvdd和数据电压data生成驱动电流。
53.第二晶体管t2可以包括第一端子、第二端子和栅端子。第一端子可以接收数据电压data。第二端子可以连接到第一晶体管t1。栅端子可以接收第一扫描信号sc。第二晶体管t2可以响应于第一扫描信号sc传输数据电压data。
54.第三晶体管t3可以包括第一端子、第二端子和栅端子。第一端子可以连接到第一晶体管t1。第二端子可以接收初始化电压vint。栅端子可以接收第二扫描信号ss。第三晶体管t3可以响应于第二扫描信号ss传输初始化电压vint。
55.存储电容器c
st
可以包括第一端子和第二端子。第一端子可以连接到第一晶体管t1
的栅端子。第二端子可以连接到第三晶体管t3的第一端子。存储电容器c
st
可以在第一扫描信号sc的去激活时段期间维持第一晶体管t1的栅端子的电压电平。
56.发光二极管led可以包括第一端子和第二端子。第一端子可以连接到第一晶体管t1的第二端子。第二端子可以接收公共电压elvss。发光二极管led可以发射具有与驱动电流相对应的亮度的光。发光二极管led可以包括使用有机材料作为发射层的有机发光二极管或使用无机材料作为发射层的无机发光二极管等。
57.图4至图9是示出图1的显示装置中包括的像素的布局图。图4、图5、图6、图7和图9是示出堆叠的多个导电图案的布局图，并且图8是示出第四导电图案的布局图。
58.参考图4，像素px可以包括基板sub和第一导电图案1000。第一导电图案1000可以设置在基板sub上，并且可以包括公共电压线1100、初始化电压线1200、驱动电压线1300以及第一电容器电极图案1410、第二电容器电极图案1420、第三电容器电极图案1430、第一数据线1510、第二数据线1520和第三数据线1530。
59.基板sub可以包括透明材料或不透明材料。在实施例中，可以用作基板sub的材料可以包括玻璃、石英或塑料等。这些材料可以单独使用或彼此组合使用。
60.公共电压线1100可以设置在基板sub上，并且可以在第二方向d2以及与第二方向d2相反的第二反方向d2’上延伸。公共电压线1100可以将公共电压elvss提供到第一至第三子像素spx1、spx2和spx3。
61.初始化电压线1200可以设置在基板sub上，并且可以在第二方向d2以及第二反方向d2’上延伸。初始化电压线1200可以在第一方向d1(或与第一方向d1相反的第一反方向d1’)上与公共电压线1100间隔开，并且可以将初始化电压vint提供到第一至第三子像素spx1、spx2和spx3。
62.驱动电压线1300可以设置在基板sub上，并且可以在第二方向d2以及第二反方向d2’上延伸。驱动电压线1300可以在第一方向d1(或第一反方向d1’)上与初始化电压线1200间隔开，并且可以将驱动电压elvdd提供到第一至第三子像素spx1、spx2和spx3。
63.第一电容器电极图案1410可以设置在基板sub上，并且可以在第一方向d1(或第一反方向d1’)上与驱动电压线1300间隔开。在实施例中，第一电容器电极图案1410可以电连接到初始化电压线1200。在实施例中，例如，第一电容器电极图案1410可以与参考图3所描述的第一子像素spx1中包括的存储电容器c
st
的第二端子相对应。
64.此外，第二电容器电极图案1420可以在第二反方向d2’上与第一电容器电极图案1410间隔开，并且可以与第二子像素spx2中包括的存储电容器的第二端子相对应。第三电容器电极图案1430可以在第二反方向d2’上与第二电容器电极图案1420间隔开，并且可以与第三子像素spx3中包括的存储电容器的第二端子相对应。
65.第一数据线1510可以设置在基板sub上，并且可以在第二方向d2以及第二反方向d2’上延伸。第一数据线1510可以将数据电压data提供到第二子像素spx2。
66.此外，第二数据线1520可以在第一方向d1(或第一反方向d1’)上与第一数据线1510间隔开，并且可以将数据电压data提供到第一子像素spx1。第三数据线1530可以在第一方向d1(或第一反方向d1’)上与第二数据线1520间隔开，并且可以将数据电压data提供到第三子像素spx3。
67.然而，第一至第三数据线1510、1520和1530与第一至第三子像素spx1、spx2和spx3
之间的连接关系不限于此。可以根据需要适当地设置第一至第三数据线1510、1520和1530与第一至第三子像素spx1、spx2和spx3之间的连接关系。
68.在实施例中，第一导电图案1000可以包括金属、合金、导电金属氧化物或透明导电材料等。在实施例中，可以用作第一导电图案1000的材料可以包括银(ag)、含银合金、钼(mo)、含钼合金、铝(al)、含铝合金、氮化铝(aln)、钨(w)、氮化钨(wn)、铜(cu)、镍(ni)、铬(cr)、氮化铬(crn)、钛(ti)、钽(ta)、铂(pt)、钪(sc)、氧化铟锡(“ito”)或氧化铟锌(“izo”)等。这些材料可以单独使用或彼此组合使用。此外，第一导电图案1000可以包括单层或多层。
69.参考图5连同图4，缓冲层bfr可以设置在第一导电图案1000上并且可以覆盖第一导电图案1000。缓冲层bfr可以防止原子或杂质从基板sub扩散到半导体图案2000中。此外，缓冲层bfr可以在形成半导体图案2000的结晶过程期间控制热供给速率。
70.半导体图案2000可以设置在缓冲层bfr上，并且可以包括第一半导体图案2110、第二半导体图案2120、第三半导体图案2130、第四半导体图案2210、第五半导体图案2220、第六半导体图案2230、第一有源图案2310、第二有源图案2320和第三有源图案2330。
71.第一半导体图案2110、第二半导体图案2120和第三半导体图案2130可以沿着第二方向d2(或第二反方向d2’)排列，并且可以与初始化电压线1200重叠。
72.在实施例中，第一半导体图案2110可以电连接到初始化电压线1200，并且可以将初始化电压vint传输到第一子像素spx1。在实施例中，例如，第一半导体图案2110可以与第一子像素spx1中包括的第三晶体管t3的第一端子和第二端子相对应。
73.此外，第二半导体图案2120可以电连接到初始化电压线1200，并且可以将初始化电压vint传输到第二子像素spx2。第三半导体图案2130可以电连接到初始化电压线1200，并且可以将初始化电压vint传输到第三子像素spx3。
74.第四半导体图案2210、第五半导体图案2220和第六半导体图案2230可以沿着第二方向d2(或第二反方向d2’)排列，并且可以分别与第一电容器电极图案1410、第二电容器电极图案1420和第三电容器电极图案1430重叠。
75.在实施例中，第四半导体图案2210可以电连接到驱动电压线1300，并且可以将驱动电压elvdd传输到第一子像素spx1。在实施例中，例如，第四半导体图案2210可以与第一子像素spx1中包括的第一晶体管t1的第一端子和第二端子相对应。
76.此外，第五半导体图案2220可以电连接到驱动电压线1300，并且可以将驱动电压elvdd传输到第二子像素spx2。第六半导体图案2230可以电连接到驱动电压线1300，并且可以将驱动电压elvdd传输到第三子像素spx3。
77.第一有源图案2310、第二有源图案2320和第三有源图案2330可以在第二方向d2(或第二反方向d2’)上排列。
78.在实施例中，第一有源图案2310可以电连接到第二数据线1520，并且可以将数据电压data传输到第一子像素spx1。在实施例中，例如，第一有源图案2310可以与第一子像素spx1中包括的第二晶体管t2的第一端子和第二端子相对应。
79.此外，第二有源图案2320可以电连接到第一数据线1510，并且可以将数据电压data传输到第二子像素spx2。第三有源图案2330可以电连接到第三数据线1530，并且可以将数据电压data传输到第三子像素spx3。
80.在实施例中，半导体图案2000可以包括硅半导体材料或氧化物半导体材料。在实施例中，可以用作半导体图案2000的硅半导体材料可以包括非晶硅或多晶硅等。在实施例中，可以用作半导体图案2000的氧化物半导体材料可以包括铟镓锌氧化物(“igzo”)(ingazno)或铟锡锌氧化物(“itzo”)(insnzno)等。此外，氧化物半导体材料可以包括铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)和锌(zn)中的至少一种的氧化物。这些材料可以单独使用或彼此组合使用。
81.参考图6连同图4和图5，栅绝缘层gi可以设置在半导体图案2000上并且可以覆盖半导体图案2000。在实施例中，栅绝缘层gi可以包括绝缘材料。在实施例中，可以用作栅绝缘层gi的绝缘材料可以包括氧化硅、氮化硅或氮氧化硅等。这些材料可以单独使用或彼此组合使用。
82.第二导电图案3000可以设置在栅绝缘层gi上，并且可以包括第一双图案3100、初始化栅线3200、第二双图案3310、第三双图案3320、第四双图案3330、第一栅电极3410、第二栅电极3420、第三栅电极3430和栅线3500。
83.第一双图案3100可以与公共电压线1100重叠并且可以在第二方向d2(或第二反方向d2’)上延伸。第一双图案3100可以电连接到公共电压线1100。第一双图案3100可以降低公共电压线1100的电阻。因此，可以防止公共电压elvss的电压降。
84.初始化栅线3200可以在第二方向d2(或第二反方向d2’)上延伸，并且可以与第一半导体图案2110、第二半导体图案2120和第三半导体图案2130重叠。初始化栅线3200可以将第二扫描信号ss(参考图3)提供到第一子像素spx1、第二子像素spx2和第三子像素spx3。
85.第二双图案3310、第三双图案3320和第四双图案3330可以在第二方向d2(或第二反方向d2’)上排列，并且可以与驱动电压线1300重叠。第二双图案3310、第三双图案3320和第四双图案3330可以电连接到驱动电压线1300，并且可以降低驱动电压线1300的电阻。因此，可以防止驱动电压elvdd的电压降。
86.第一栅电极3410、第二栅电极3420和第三栅电极3430可以在第二方向d2(或第二反方向d2’)上排列。
87.在实施例中，第一栅电极3410可以电连接到第一有源图案2310并且可以与第四半导体图案2210重叠。因此，第一栅电极3410可以与第一子像素spx1中包括的第一晶体管t1的栅端子相对应。
88.此外，第二栅电极3420可以电连接到第二有源图案2320并且可以与第五半导体图案2220重叠。第三栅电极3430可以电连接到第三有源图案2330并且可以与第六半导体图案2230重叠。
89.在实施例中，第一栅电极3410可以与第一电容器电极图案1410重叠。因此，第一栅电极3410可以与第一子像素spx1中包括的存储电容器c
st
的第一端子相对应。
90.此外，第二栅电极3420可以与第二电容器电极图案1420重叠。第三栅电极3430可以与第三电容器电极图案1430重叠。
91.栅线3500可以在第二方向d2(或第二反方向d2’)上延伸，并且可以与第一有源图案2310、第二有源图案2320和第三有源图案2330重叠。栅线3500可以将第一扫描信号sc(参考图3)提供到第一子像素spx1、第二子像素spx2和第三子像素spx3。换言之，栅线3500可以与参考图3描述的第二晶体管t2的栅端子相对应。
92.第二导电图案3000可以包括金属、合金、导电金属氧化物或透明导电材料等。在实施例中，可以用作第二导电图案3000的材料可以包括银(ag)、含银合金、钼(mo)、含钼合金、铝(al)、含铝合金、氮化铝(aln)、钨(w)、氮化钨(wn)、铜(cu)、镍(ni)、铬(cr)、氮化铬(crn)、钛(ti)、钽(ta)、铂(pt)、钪(sc)、ito或izo等。这些材料可以单独使用或彼此组合使用。此外，第二导电图案3000可以包括单层或多层。
93.参考图7，中间绝缘层ild可以设置在第二导电图案3000上并且可以覆盖第二导电图案3000。在实施例中，中间绝缘层ild可以包括绝缘材料。在实施例中，可以用作中间绝缘层ild的绝缘材料可以包括氧化硅、氮化硅或氮氧化硅等。这些材料可以单独使用或彼此组合使用。此外，中间绝缘层ild可以包括单层或多层。
94.第三导电图案4000可以设置在中间绝缘层ild上，并且可以包括栅连接线4100、公共电压连接图案4200、初始化电压连接图案4300、第一驱动电压连接图案4410、第二驱动电压连接图案4420、第三驱动电压连接图案4430、第一阳极垫4510、第二阳极垫4520、第三阳极垫4530、第一连接图案4610、第二连接图案4620、第三连接图案4630、第一数据图案4710、第二数据图案4720和第三数据图案4730。
95.栅连接线4100可以在与第二方向d2交叉的第一方向d1上延伸。栅连接线4100可以通过至少一个接触孔接触栅线3500。栅连接线4100可以将第一扫描信号sc传输到栅线3500。
96.公共电压连接图案4200可以与公共电压线1100和第一双图案3100重叠，并且可以在第二方向d2(或第二反方向d2’)上延伸。公共电压连接图案4200可以通过至少一个接触孔接触公共电压线1100和第一双图案3100。
97.初始化电压连接图案4300可以与初始化电压线1200重叠并且可以在第二方向d2上延伸。初始化电压连接图案4300可以通过至少一个接触孔接触初始化电压线1200、第一半导体图案2110、第二半导体图案2120和第三半导体图案2130。初始化电压连接图案4300可以将初始化电压vint从初始化电压线1200传输到第一至第三半导体图案2110、2120和2130。
98.第一驱动电压连接图案4410、第二驱动电压连接图案4420和第三驱动电压连接图案4430可以在第二方向d2(或第二反方向d2’)上排列。
99.第一驱动电压连接图案4410可以通过至少一个接触孔接触驱动电压线1300、第四半导体图案2210和第二双图案3310。第一驱动电压连接图案4410可以将驱动电压elvdd从驱动电压线1300传输到第四半导体图案2210。
100.第二驱动电压连接图案4420可以通过至少一个接触孔接触驱动电压线1300、第五半导体图案2220和第三双图案3320。第二驱动电压连接图案4420可以将驱动电压elvdd从驱动电压线1300传输到第五半导体图案2220。
101.第三驱动电压连接图案4430可以通过至少一个接触孔接触驱动电压线1300、第六半导体图案2230和第四双图案3330。第三驱动电压连接图案4430可以将驱动电压elvdd从驱动电压线1300传输到第六半导体图案2230。
102.第一阳极垫4510、第二阳极垫4520和第三阳极垫4530可以在第二方向d2(或第二反方向d2’)上排列。
103.第一阳极垫4510可以通过至少一个接触孔接触第一电容器电极图案1410、第一半
导体图案2110和第四半导体图案2210。第一阳极垫4510可以将初始化电压vint从第一半导体图案2110传输到第一电容器电极图案1410。
104.第二阳极垫4520可以通过至少一个接触孔接触第二电容器电极图案1420、第二半导体图案2120和第五半导体图案2220。
105.第三阳极垫4530可以通过至少一个接触孔接触第三电容器电极图案1430、第三半导体图案2130和第六半导体图案2230。
106.第一连接图案4610、第二连接图案4620和第三连接图案4630可以在第二方向d2(或第二反方向d2’)上排列。
107.在实施例中，第一连接图案4610可以与第一有源图案2310和第一栅电极3410重叠。另外，第一连接图案4610可以通过至少一个接触孔接触第一有源图案2310和第一栅电极3410。换言之，第一连接图案4610可以将第一有源图案2310和第一栅电极3410连接。因此，第一连接图案4610可以将数据电压data从第一有源图案2310传输到第一栅电极3410。
108.在实施例中，第二连接图案4620可以与第二有源图案2320和第二栅电极3420重叠。另外，第二连接图案4620可以通过至少一个接触孔接触第二有源图案2320和第二栅电极3420。换言之，第二连接图案4620可以将第二有源图案2320和第二栅电极3420连接。因此，第二连接图案4620可以将数据电压data从第二有源图案2320传输到第二栅电极3420。
109.在实施例中，第三连接图案4630可以与第三有源图案2330和第三栅电极3430重叠。此外，第三连接图案4630可以通过至少一个接触孔接触第三有源图案2330和第三栅电极3430。换言之，第三连接图案4630可以将第三有源图案2330和第三栅电极3430连接。因此，第三连接图案4630可以将数据电压data从第三有源图案2330传输到第三栅电极3430。
110.第一数据图案4710、第二数据图案4720和第三数据图案4730可以在第二方向d2(或第二反方向d2’)上排列。
111.第一数据图案4710可以通过至少一个接触孔接触第二数据线1520和第一有源图案2310。第一数据图案4710可以将数据电压data从第二数据线1520传输到第一有源图案2310。
112.第二数据图案4720可以通过至少一个接触孔接触第一数据线1510和第二有源图案2320。第二数据图案4720可以将数据电压data从第一数据线1510传输到第二有源图案2320。
113.第三数据图案4730可以通过至少一个接触孔接触第三数据线1530和第三有源图案2330。第三数据图案4730可以将数据电压data从第三数据线1530传输到第三有源图案2330。
114.第三导电图案4000可以包括金属、合金、导电金属氧化物或透明导电材料等。在实施例中，可以用作第三导电图案4000的材料可以包括银(ag)、含银合金、钼(mo)、含钼合金、铝(al)、含铝合金、氮化铝(aln)、钨(w)、氮化钨(wn)、铜(cu)、镍(ni)、铬(cr)、氮化铬(crn)、钛(ti)、钽(ta)、铂(pt)、钪(sc)、ito或izo等。这些材料可以单独使用或彼此组合使用。此外，第三导电图案4000可以包括单层或多层。
115.参考图8和图9，通孔绝缘层via可以设置在第三导电图案4000上并且可以覆盖第三导电图案4000。通孔绝缘层via可以包括绝缘材料。在实施例中，可以用作通孔绝缘层via的绝缘材料可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。
116.第四导电图案5000可以设置在通孔绝缘层via上，并且可以包括公共电压图案5100、第一像素电极5300、第二像素电极5400和第三像素电极5500。在实施例中，公共电压图案5100可以与第一像素电极5300、第二像素电极5400和第三像素电极5500间隔开。
117.公共电压图案5100可以包括线部分5110、第一突出部分5210、第二突出部分5220和接触部分5230。在实施例中，线部分5110、第一突出部分5210、第二突出部分5220和接触部分5230可以彼此是一体的。换言之，线部分5110、第一突出部分5210、第二突出部分5220和接触部分5230可以被提供为一体。
118.线部分5110可以在第一方向d1上延伸并且可以接触公共电压连接图案4200。线部分5110可以通过公共电压连接图案4200电连接到公共电压线1100。因此，公共电压elvss可以被提供到公共电压图案5100。由于线部分5110在第一方向d1上延伸，因此可以防止公共电压elvss的电压降。
119.线部分5110可以设置在第一像素电极5300与第二像素电极5400之间。此外，线部分5110可以设置在第一像素电极5300与第三像素电极5500之间。换言之，第一像素电极5300可以相对于线部分5110在第二方向d2上设置，并且第二像素电极5400和第三像素电极5500可以相对于线部分5110在第二反方向d2’上设置。然而，线部分5110被设置的位置不限于此。
120.第一突出部分5210可以在第二方向d2上从线部分5110突出。换言之，第一突出部分5210可以朝向第一像素电极5300突出。此外，第一突出部分5210可以与第二连接图案4620重叠。
121.因此，第一突出部分5210可以将第二连接图案4620与第一像素电极5300屏蔽。换言之，由于被提供公共电压elvss的第一突出部分5210设置在第一像素电极5300与第二连接图案4620之间，所以第一像素电极5300与第二连接图案4620之间的寄生电容可以被降低。因此，通过第二连接图案4620传输到第二栅电极3420的数据电压data的稳定性可以被提高。
122.第一突出部分5210的形状不限于此。在实施例中，例如，第一突出部分5210可以被形成或提供为将第二连接图案4620与第一像素电极5300屏蔽。
123.第二突出部分5220可以在第二反方向d2’上从线部分5110突出。换言之，第二突出部分5220可以朝向第二像素电极5400和第三像素电极5500突出。另外，第二突出部分5220可以设置在第二像素电极5400与第三像素电极5500之间。换言之，第三像素电极5500可以面对第二像素电极5400，其中第二突出部分5220介于第三像素电极5500与第二像素电极5400之间。
124.因此，第二突出部分5220可以将第三像素电极5500与第二像素电极5400屏蔽。换言之，由于被提供公共电压elvss的第二突出部分5220设置在第二像素电极5400与第三像素电极5500之间，因此第二像素电极5400与第三像素电极5500之间的寄生电容可以被降低。因此，传输到第三像素电极5500的驱动电流的稳定性可以被提高。
125.第二突出部分5220的形状不限于此。在实施例中，例如，第二突出部分5220可以被形成或提供为将第三像素电极5500与第二像素电极5400屏蔽。
126.接触部分5230可以在第二方向d2上从线部分5110延伸。
127.第一像素电极5300可以通过至少一个接触孔接触第一阳极垫4510。第二像素电极
5400可以通过至少一个接触孔接触第二阳极垫4520。第三像素电极5500可以通过至少一个接触孔接触第三阳极垫4530。第一至第三像素电极5300、5400和5500可以分别通过第一至第三阳极垫4510、4520和4530接收初始化电压vint或驱动电流。
128.图10是示出图1的显示装置的截面图。图11是示出图1的显示装置中包括的接触部分和公共电极的截面图。
129.参考图10和图11，显示装置dd可以包括基板sub、第一至第三电容器电极图案1410、1420和1430、第四至第六半导体图案2210、2220和2230、第一至第三栅电极3410、3420和3430、第一至第三阳极垫4510、4520和4530、第一至第三像素电极5300、5400和5500、第一发射层6100、第二发射层6200、第三发射层6300、公共电极7000、封装层tfe、堤层bk、第一颜色转换层cvl1、第二颜色转换层cvl2、第三颜色转换层cvl3、折射层lr、光阻挡层bm、第一滤色器cf1、第二滤色器cf2、第三滤色器cf3和平坦化层oc。在下文中，将省略重复的描述。
130.像素限定层pdl可以设置在通孔绝缘层via上。像素限定层pdl可以包括绝缘材料。在实施例中，可以用作像素限定层pdl的绝缘材料可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。这些材料可以单独使用或彼此组合使用。
131.暴露第一像素电极5300、第二像素电极5400、第三像素电极5500以及接触部分5230的开口可以形成或提供在像素限定层pdl中。
132.第一发射层6100可以设置在第一像素电极5300上，第二发射层6200可以设置在第二像素电极5400上，并且第三发射层6300可以设置在第三像素电极5500上。第一发射层6100、第二发射层6200和第三发射层6300可以包括有机材料并且可以发射预设颜色的光。在实施例中，例如，第一发射层6100可以发射绿光，第二发射层6200可以发射红光，并且第三发射层6300可以发射蓝光。
133.公共电极7000可以设置在第一至第三发射层6100、6200和6300上。公共电极7000可以是板状电极。在实施例中，公共电压elvss可以被提供到公共电极7000。在实施例中，例如，如图11中所示，公共电极7000可以通过穿透像素限定层pdl并且暴露接触部分5230的开口来接触接触部分5230。因此，可以向公共电压图案5100和公共电极7000提供相同的公共电压elvss。
134.第一像素电极5300、第一发射层6100和公共电极7000可以构成第一发光二极管ed1。在实施例中，例如，第一发光二极管ed1可以与参考图3描述的发光二极管led相对应。此外，第二像素电极5400、第二发射层6200和公共电极7000可以构成第二发光二极管ed2。第三像素电极5500、第三发射层6300和公共电极7000可以构成第三发光二极管ed3。
135.封装层tfe可以设置在公共电极7000上。封装层tfe可以包括绝缘材料。在实施例中，例如，封装层tfe可以具有其中无机层和有机层交替堆叠的结构。封装层tfe可以防止异物渗入第一至第三发射层6100、6200和6300中。
136.堤层bk可以设置在封装层tfe上。堤层bk可以包括光阻挡材料并且可以阻挡从下部发射的光。此外，暴露封装层tfe的开口可以限定在堤层bk中。
137.第一颜色转换层cvl1可以与第一发射层6100重叠。在实施例中，第一颜色转换层cvl1可以转换从第一发射层6100发射的光的波长。在实施例中，例如，第一颜色转换层cvl1可以包括磷光体、散射体或量子点。当从第一发射层6100发射的光穿过第一颜色转换层cvl1时，可以发射绿光。
138.第二颜色转换层cvl2可以与第二发射层6200重叠。在实施例中，第二颜色转换层cvl2可以转换从第二发射层6200发射的光的波长。在实施例中，例如，第二颜色转换层cvl2可以包括磷光体、散射体或量子点。当从第二发射层6200发射的光穿过第二颜色转换层cvl2时，可以发射红光。
139.第三颜色转换层cvl3可以与第三发射层6300重叠。在实施例中，第三颜色转换层cvl3可以散射从第三发射层6300发射的光的波长。在实施例中，例如，第三颜色转换层cvl3可以包括透明聚合物材料或散射体等。当从第三发射层6300发射的光穿过第三颜色转换层cvl3时，可以发射蓝光。
140.在实施例中，折射层lr可以设置在第一至第三颜色转换层cvl1、cvl2和cvl3上。折射层lr可以具有预定的折射率。因此，显示装置dd的光效率可以被提高。在另一实施例中，折射层lr可以设置在第一至第三颜色转换层cvl1、cvl2和cvl3下方。在另一实施例中，折射层lr可以包括第一折射层和第二折射层，第一折射层设置在第一至第三颜色转换层cvl1、cvl2和cvl3上，并且第二折射层可以设置在第一至第三颜色转换层cvl1、cvl2和cvl3下方。
141.光阻挡层bm可以设置在折射层lr上。光阻挡层bm可以包括光阻挡材料，并且可以阻挡从下部发射的光。此外，暴露折射层lr的开口可以限定在光阻挡层bm中。
142.第一滤色器cf1可以与第一颜色转换层cvl1重叠。在实施例中，第一滤色器cf1可以透射具有与绿光相对应的波长的光。
143.第二滤色器cf2可以与第二颜色转换层cvl2重叠。在实施例中，第二滤色器cf2可以透射具有与红光相对应的波长的光。
144.第三滤色器cf3可以与第三颜色转换层cvl3重叠。在实施例中，第三滤色器cf3可以透射具有与蓝光相对应的波长的光。
145.平坦化层oc可以设置在第一至第三滤色器cf1、cf2和cf3上。平坦化层oc可以包括有机材料并且可以提供基本平坦的上表面。
146.图12是沿图9的线i-i’截取的截面图。
147.参考图9和图12，线部分5110可以与第二栅电极3420重叠。另外，如上所述，第一突出部分5210可以从线部分5110朝向第一像素电极5300突出。因此，第一突出部分5210可以设置在第一像素电极5300与第二连接图案4620之间。由于被提供公共电压elvss的第一突出部分5210设置在第一像素电极5300与第二连接图案4620之间，因此第一像素电极5300与第二连接图案4620之间的寄生电容可以被降低。
148.尽管在本文中已经描述了实施例，但是根据该描述，其他实施例和修改将是显而易见的。因此，本发明不限于这样的实施例，而是限于所附权利要求以及对本领域普通技术人员将是显而易见的各种明显的修改和等同设置的较宽范围。