磁存储器装置的制作方法

磁存储器装置
1.相关申请的交叉引用
2.本技术基于并且要求于2021年9月14日提交的日本专利申请号2021-149336和于2022年3月1日提交的美国专利申请号17/684104的优先权的权益，其整体内容通过引用并入本文。
技术领域
3.本文所描述的实施例一般而言涉及磁存储器装置。


背景技术：

4.使用磁阻效应元件作为存储元件的磁存储器装置是已知的。已经提出了各种方法作为用于将数据写入磁阻效应元件的方法。


技术实现要素：

5.实施例提供了一种能够减小写入操作的负荷的磁存储器装置。
6.一般而言，根据一个实施例，一种磁存储器装置包括三端子型存储器基元(memory cell)。所述存储器基元具有连接到第一导体层的第一端子、连接到第二导体层的第二端子以及连接到第三导体层的第三端子。所述存储器基元包括第四导体层，所述第四导体层具有连接到所述第一导体层的第一部分、连接到所述第二导体层的第二部分以及连接到所述第三导体层的第三部分。所述第三部分在所述第一部分与所述第二部分之间。所述存储器基元的磁阻效应元件耦接在所述第三导体层与所述第四导体层之间。第一切换元件耦接在所述第二导体层与所述第四导体层之间。第二切换元件耦接在所述第一导体层与所述第三导体层之间。所述第四导体层包括第一铁磁层和第一非磁性层。所述第一非磁性层在所述第一铁磁层与所述磁阻效应元件之间。所述第一非磁性层包括选自钌、铱、铑和锇的第一元素。
附图说明
7.图1是根据实施例的磁存储器装置的框图。
8.图2是根据实施例的存储器基元阵列的电路图。
9.图3是根据实施例的存储器基元阵列的平面图。
10.图4是根据实施例的存储器基元阵列的剖视图。
11.图5是根据实施例的磁阻效应元件和外围布线的剖视图。
12.图6是根据实施例的磁阻效应元件和外围布线的透视图。
13.图7是与根据实施例的磁存储器装置中的写入操作有关的电路图。
14.图8是与根据实施例的磁存储器装置中的写入操作有关的剖视图。
15.图9是与根据实施例的磁存储器装置中的写入操作有关的剖视图。
16.图10是示出根据实施例的磁阻效应元件和外围布线的制造期间的平面布局的示
例的平面图。
17.图11是与根据实施例的磁阻效应元件和外围布线的制造有关的剖视图。
18.图12是示出根据实施例的磁阻效应元件和外围布线的制造期间的平面布局的示例的平面图。
19.图13是与根据实施例的磁阻效应元件和外围布线的制造有关的剖视图。
20.图14是示出根据实施例的磁阻效应元件和外围布线的制造期间的平面布局的示例的平面图。
21.图15是与根据实施例的磁阻效应元件和外围布线的制造有关的剖视图。
22.图16是示出根据实施例的磁阻效应元件和外围布线的制造期间的平面布局的示例的平面图。
23.图17是与根据实施例的磁阻效应元件和外围布线的制造有关的剖视图。
24.图18是根据修改示例的存储器基元阵列的电路图。
25.图19是根据修改示例的存储器基元阵列的平面图。
26.图20是根据修改示例的存储器基元阵列的剖视图。
具体实施方式
27.在下文中，将参考附图描述某些示例实施例。在以下描述中，具有基本上相似的功能和配置的部件、元件、方面等由相同的参考标记表示。当在相同类型/功能的部件、元件、方面等之间进行区分时，可以将上标、后缀、附加的索引数字/字母和/或类似物添加到否则共用的参考标记以在这样的部件、元件、方面等之间进行区分。当不需要在相同类型/功能的部件、元件、方面等之间进行区分时，可使用共用的参考标记来指代部件、元件、方面等的每个实例，并且不向共用的参考标记添加后缀。
28.在本说明书中，磁存储器装置例如是磁阻随机存取存储器(mram)。mram的每个基元包括提供隧穿磁阻效应的磁隧道结(mtj)元件。每个mtj元件包括参考层和存储层，其中这些层之间具有隧道势垒层。磁阻效应根据存储层与参考层之间磁化方向的变化引起电阻变化。
29.1.第一实施例
30.1.1配置
31.首先，将描述根据第一实施例的磁存储器装置的配置。
32.1.1.1磁存储器装置
33.图1是示出根据第一实施例的磁存储器装置的配置的示例的框图。
34.磁存储器装置1包括存储器基元阵列10、行选择电路11、列选择电路12、解码电路13、写入电路14、读取电路15、电压生成电路16、输入/输出(i/o)电路和控制电路18。
35.存储器基元阵列10是磁存储器装置1中的数据存储单元。存储器基元阵列10包括多个存储器基元mc。存储器基元mc中的每一个特别地与一行和一列相关联。同一行中的存储器基元mc耦接到同一字线wl，并且同一列中的存储器基元mc耦接到同一组读取位线rbl和写入位线wbl。
36.行选择电路11选择存储器基元阵列10的不同行。行选择电路11经由字线wl耦接到存储器基元阵列10。从解码电路13向行选择电路11提供地址add的解码结果(行地址)。行选
择电路11选择对应于地址add的字线wl。在以下中，对应于地址add的字线wl被称为选择字线wl。除了(一个或多个)选择字线wl之外的字线wl被称为非选择字线wl。
37.列选择电路12选择存储器基元阵列10的列。列选择电路12经由读取位线rbl和写入位线wbl耦接到存储器基元阵列10。从解码电路13向列选择电路12提供地址add的解码结果(列地址)。列选择电路12选择对应于地址add的读取位线rbl和写入位线wbl。在以下中，对应于地址add的读取位线rbl和写入位线wbl将被称为选择位线rbl和选择位线wbl。除了(一个或多个)选择位线rbl之外的读取位线rbl被称为非选择位线rbl。除了(一个或多个)选择位线wbl之外的写入位线wbl被称为非选择位线wbl。
38.解码电路13是对来自输入/输出电路17的地址add进行解码的解码器。解码电路13对地址add进行解码并将解码结果提供给行选择电路11和列选择电路12。地址add包括选择的列地址和选择的行地址。
39.写入电路14包括例如写入驱动器。写入电路14将数据写入存储器基元mc中。
40.读取电路15包括例如感测放大器。读取电路15从存储器基元mc读取数据。
41.电压生成电路16使用从磁存储器装置1的外部提供的电源电压来生成用于存储器基元阵列10的各种操作的电压。例如，电压生成电路16生成写入操作所要求的各种电压并将电压输出到写入电路14。电压生成电路16还生成读取操作所要求的各种电压并将电压输出到读取电路15。
42.输入/输出电路17处理与磁存储器装置1外部的通信。输入/输出电路17将从磁存储器装置1的外部接收的地址add传送到解码电路13。输入/输出电路17还将从磁存储器装置1的外部接收的命令cmd传送到控制电路18。输入/输出电路17在控制电路18与磁存储器装置1的外部之间发送和接收各种控制信号cnt。输入/输出电路17将从磁存储器装置1的外部接收到的数据dat传送到写入电路14，并将来自读取电路15的数据dat输出到磁存储器装置1的外部。
43.控制电路18例如包括诸如中央处理单元(cpu)的处理器和只读存储器(rom)。控制电路18基于控制信号cnt和命令cmd控制行选择电路11、列选择电路12、解码电路13、写入电路14、读取电路15、电压生成电路16和输入/输出电路17的操作。
44.1.1.2存储器基元阵列
45.电路配置
46.图2是示出根据实施例的存储器基元阵列的电路配置的示例的电路图。在图2中，字线wl、读取位线rbl和写入位线wbl中的每一者用标识后缀(“《x》”)示出。
47.存储器基元阵列10包括多个存储基元mc、多个字线wl、多个读取位线rbl和多个写入位线wbl。在图2的示例中，多个存储器基元mc包括(m+1)
×
(n+1)个单独的存储器基元mc《0,0》、mc《0,1》、
……
mc《0,n》、mc《1,0》、
……
mc《m,n》(其中m和n是2或更大的整数)。在图2的示例中，示出了m和n是2或更大的整数的情况，但是本发明不限于此，并且m和n可以是0或1。多个字线wl包括(m+1)个单独的字线wl《0》、wl《1》、...wl《m》。多个读取位线rbl包括(n+1)个单独的读取位线rbl《0》、rbl《1》、...rbl《n》。多个写入位线wbl包括(n+1)个单独的写入位线wbl《0》、wbl《1》、...wbl《n》。
48.多个存储器基元mc在存储器基元阵列10中以矩阵布置。每个存储器基元mc与多个字线wl中的一个以及一对的一个读取位线rbl和一个写入位线wbl相关联。即，存储器基元
mc《i,j》(其中0≤i≤m，0≤j≤n)耦接到字线wl《i》、读取位线rbl《j》和写入位线wbl《j》。
49.存储器基元mc《i,j》是三端子型存储器基元，包括耦接到字线wl《i》的第一端、耦接到写入位线wbl《j》的第二端和耦接到读取位线rbl《j》的第三端。存储器基元mc《i,j》包括切换元件sel1《i,j》和sel2《i,j》、磁阻效应元件mtj《i,j》和布线sotl《i,j》。
50.布线sotl《i,j》包括第一部分、第二部分以及在第一部分与第二部分之间的第三部分。布线sotl《i,j》的第一部分耦接到字线wl《i》。布线sotl《i,j》的第二部分耦接到写入位线wbl《j》。布线sotl《i,j》的第三部分耦接到读取位线rbl《j》。切换元件sel1《i,j》耦接在布线sotl《i,j》的第二部分与写入位线wbl《j》之间。磁阻效应元件mtj《i,j》耦接在布线sotl《i,j》的第三部分与读取位线rbl《j》之间。切换元件sel2《i,j》耦接在磁阻效应元件mtj《i,j》与读取位线rbl《j》之间。
51.切换元件sel1和sel2是两端子型切换元件。两端子型切换元件与诸如晶体管的三端子型切换元件不同。当施加在两端子型切换元件的两个端子之间的电压小于阈值电压(分别为用于切换元件sel1的阈值电压vth1和用于切换元件sel2的阈值电压vth2)时，两端子型切换元件处于“高电阻”状态或“关断”状态。即，当跨相应切换元件的两个端子的施加电压分别小于阈值电压vth1和vth2时，切换元件sel1和sel2处于非导电状态，或者基本上非导电状态。当跨两端子型切换元件的两个端子施加的电压等于或高于阈值电压(分别为用于切换元件sel1的阈值电压vth1和用于切换元件sel2的阈值电压vth2)时，切换元件改变(切换)为“低电阻”状态或“导通”状态。即，当跨相应切换元件的两个端子的电压大于阈值电压vth1和vth2时，切换元件sel1和sel2处于导电状态，或者基本上导电状态。因此，当施加到对应的存储器基元mc的电压低于阈值电压vth1和vth2时，切换元件sel1和sel2进入关断状态并且用作具有大电阻值的绝缘体。当施加到对应的存储器基元mc的电压超过阈值电压vth1和vth2时，切换元件sel1和sel2进入导通状态并且用作具有小电阻值的导体。切换元件sel1和sel2基于所施加的电压的幅度来切换导电性，而与电压的极性无关(与流动电流的方向无关)。
52.布线sotl是存储器基元mc中的电流路径。例如，当切换元件sel1处于导通状态并且切换元件sel2处于关断状态时，布线sotl用作字线wl与写入位线wbl之间的电流路径。当切换元件sel1处于关断状态并且切换元件sel2处于导通状态时，布线sotl的一部分用作字线wl与读取位线rbl之间的电流路径。
53.磁阻效应元件mtj是电阻变化元件。磁阻效应元件mtj可以基于由切换元件sel1和sel2控制的电流在低电阻状态与高电阻状态之间切换。磁阻效应元件mtj用作通过改变电阻状态以非易失性方式存储数据的存储元件。
54.平面布局
55.接下来，将描述根据实施例的存储器基元阵列的平面布局。在以下中，平行于衬底表面的平面将被称为xy平面。
56.图3是示出根据实施例的存储器基元阵列的平面布局的示例的平面图。在图3中，省略诸如绝缘体层的结构。
57.存储器基元阵列10还包括多个竖直结构v1、多个竖直结构v2和多个竖直结构v3。多个竖直结构v1中的每一个包括切换元件sel1。多个竖直结构v2中的每一个包括磁阻效应元件mtj和切换元件sel2。
58.多个写入位线wbl在x方向上排列。多个写入位线wbl中的每一个在y方向上延伸。
59.多个字线wl被设置在多个写入位线wbl上方。多个字线wl在y方向上排列。多个字线wl中的每一个在x方向上延伸。
60.多个布线sotl被设置在多个字线wl上方。在平面图中，多个布线sotl中的每一个具有在y方向上相对于x方向长的矩形形状。多个布线sotl中的每一个在y方向上延伸。在平面图中，多个布线sotl中的每一个被设置在对应于与一个字线wl和一个写入位线wbl重叠的位置的矩阵中。
61.多个读取位线rbl被设置在多个布线sotl上方。多个读取位线rbl在x方向上排列。多个读取位线rbl中的每一个在y方向上延伸。在平面图中，多个读取位线rbl中的每一个被设置在与多个写入位线wbl重叠的位置处。
62.多个竖直结构v1在z方向上延伸。在平面图中，多个竖直结构v1具有圆形形状。多个竖直结构v1中的每一个耦接在一个对应的写入位线wbl与一个对应的布线sotl之间。即，多个竖直结构v1中的每一个耦接到对应的布线sotl的第二部分。
63.多个竖直结构v2在z方向上延伸。在平面图中，多个竖直结构v2具有矩形形状。在平面图中，多个竖直结构v2可以具有正方形形状。更具体地，在平面图中，多个竖直结构v2中的每一个包括具有等于对应布线sotl的短边的长度并且平行于布线sotl的短边的边，以及具有短于布线sotl的长边的长度并且与布线sotl的长边重叠的边。即，平行于多个竖直结构v2中的每一个的yz平面的侧表面被设置在与平行于对应布线sotl的yz平面的侧表面相同的平面中(齐平)。多个竖直结构v2中的每一个耦接在一个对应的读取位线rbl与一个对应的布线sotl之间。即，多个竖直结构v2中的每一个耦接到对应的布线sotl的第三部分。
64.多个竖直结构v3在z方向上延伸。在平面图中，多个竖直结构v3具有圆形形状。多个竖直结构v3中的每一个耦接在一个对应的字线wl与一个对应的布线sotl之间。即，多个竖直结构v3中的每一个耦接到对应的布线sotl的第一部分。
65.在上述配置中，一个布线sotl、耦接到该一个布线sotl的一个竖直结构v1、一个竖直结构v2和一个竖直结构v3的组用作一个存储器基元mc。
66.剖面结构
67.图4是沿着图3的线iv-iv截取的剖视图，示出了根据实施例的存储器基元阵列的剖面结构的示例。存储器基元阵列10包括半导体衬底20以及结构l1和l2。结构l1包括导体层21_1、23_1、24_1、25_1、26_1和29_1，以及元件层22_1、27_1和28_1。结构l2包括导体层21_2、23_2、24_2、25_2、26_2和29_2，以及元件层22_2、27_2和28_2。
68.结构l1和l2在半导体衬底20上方在z方向上堆叠。结构l1和l2各自对应于图3中所示的平面布局。
69.诸如行选择电路11和列选择电路12的外围电路可以被设置在半导体衬底20与结构l1之间。在一些示例中，可以不在半导体衬底20与结构l1之间形成电路。当在半导体衬底20与结构l1之间没有形成电路时，可以在半导体衬底20的位于结构l1下方的部分中形成浅沟槽隔离(sti)特征。
70.将描述结构l1。
71.导体层21_1被设置在半导体衬底20上方。导体层21_1用作写入位线wbl。导体层21_1在y方向上延伸。
72.元件层22_1被设置在导体层21_1的上表面上。元件层22_1用作切换元件sel1。
73.导体层23_1被设置在元件层22_1的上表面上。导体层23_1用作接触。元件层22_1和导体层23_1构成竖直结构v1。
74.导体层24_1被设置在导体层23_1的上表面上。导体层24_1用作布线sotl。导体层24_1的与导体层23_1接触的部分对应于布线sotl的第二部分。导体层24_1在y方向上延伸。
75.导体层25_1被设置在导体层24_1的与设置导体层23_1的部分不同的部分的下表面上。导体层24_1的与导体层25_1接触的部分对应于布线sotl的第一部分。导体层25_1用作接触。导体层25_1构成竖直结构v3。
76.导体层26_1被设置在导体层25_1的下表面上。导体层26_1用作字线wl。导体层26_1在x方向上延伸。
77.元件层27_1被设置在导体层24_1的设置导体层23_1的部分与设置导体层25_1的部分之间的部分的上表面上。导体层24_1的与元件层27_1接触的部分对应于布线sotl的第三部分。元件层27_1用作磁阻效应元件mtj。
78.元件层28_1被设置在元件层27_1的上表面上。元件层28_1用作切换元件sel2。元件层27_1和28_1构成竖直结构v2。
79.导体层29_1被设置在元件层28_1的上表面上。导体层29_1用作读取位线rbl。导体层29_1在y方向上延伸。
80.利用上述配置，导体层24_1以及竖直结构v1、v2和v3用作具有分别耦接到导体层21_1、26_1和29_1的三个端子的一个存储器基元mc。
81.结构l2具有与结构l1相同的总体结构。即，导体层21_2、23_2、24_2、25_2、26_2和29_2以及元件层22_2、27_2和28_2分别具有与导体层21_1、23_1、24_1、25_1、26_1和29_1以及元件层22_1、27_1和28_1相同的结构和功能。因此，导体层24_2以及竖直结构v1、v2和v3用作具有分别耦接到导体层21_2、26_2和29_2的三个端子的一个存储器基元mc。
82.1.1.3磁阻效应元件和外围布线
83.图5是图4的区域v的剖视图，示出了根据实施例的磁阻效应元件和外围布线的剖面结构的示例。图6是示出根据实施例的磁阻效应元件和外围布线的结构的示例的透视图。导体层24包括反铁磁层24a、铁磁层24b、非磁性层24c和非磁性层24d。元件层27包括铁磁层27a、非磁性层27b、铁磁层27c、非磁性层27d和铁磁层27e。在图6中，非磁性层24d由虚线示出。
84.首先，将描述导体层24的结构的细节。
85.反铁磁层24a是具有反铁磁性的导电膜。反铁磁层24a通过交换耦合与铁磁层24b耦接。因此，反铁磁层24a将铁磁层24b的磁化方向固定在一个方向上。反铁磁层24a包括例如铂锰(ptmn)。为了防止电流分流，反铁磁层24a的膜厚度优选地较薄。例如，反铁磁层24a的膜厚度优选地是10纳米(nm)或更小。反铁磁层24a的膜厚度更优选地是5nm或更小。当铁磁层24b的磁化方向由形状各向异性和通过热处理或磁化应用的感应磁各向异性控制时，从防止电流分流的观点来看，可以不设置反铁磁层24a。
86.铁磁层24b被设置在反铁磁层24a的上表面上。铁磁层24b是具有铁磁性的导电膜。铁磁层24b包含选自铁(fe)、钴(co)、镍(ni)和钆(gd)中的至少一种元素作为铁磁材料。铁磁层24b具有在铁磁层24b的延伸方向(y方向)上容易磁化的轴向。除了形状各向异性之外，
铁磁层24b的磁化方向通过与反铁磁层24a的交换耦合沿着y方向稳定。铁磁层24b的磁化方向根据在铁磁层24b中流动的电流的方向而反转。从防止电流分流的观点来看，铁磁层24b的膜厚度优选较薄。例如，铁磁层24b的膜厚度优选地是3nm或更小。铁磁层24b的膜厚度更优选地是1nm至2nm或更小。为了防止电流分流，铁磁层24b优选地具有高电阻。例如，铁磁层24b的晶体结构优选地是非晶结构。
87.与布线sotl的第三部分对应的铁磁层24b的中心部分在z方向上相对于夹住中心部分的两端部分较高。即，铁磁层24b的中心部分具有在外端部分之外在z方向上向上突出的部分(突出部分bp；参见图5)。铁磁层24b的突出部分bp的形状是长方体。因此，铁磁层24b的突出部分具有平行于xz平面的侧表面pxz(参见图6中的阴影面)。从铁磁层24b的侧表面pxz产生漏磁场sf。
88.铁磁层24b包括重金属。具体地，在该示例中，铁磁层24b包含选自钕(nd)、钐(sm)、铕(eu)、铽(tb)、镝(dy)和钬(ho)中的至少一种元素作为重金属。通过包含这样的重金属元素，铁磁层24倾向于处于非晶相，并且预期高电阻。
89.铁磁层24b可以是包括上文所提到的铁磁材料和重金属的合金的单个薄膜层。当铁磁层24b是薄膜时，铁磁层24b通常具有非晶结构。
90.铁磁层24b可以是包括堆叠在彼此上的包含铁磁材料的层和包含重金属的层的膜堆叠。当铁磁层24b是堆叠膜时，至少具有重金属的层具有非晶结构。
91.从提高膜的粘附性的观点，可以在反铁磁层24a的下表面(半导体衬底20侧)上，或者在未设置反铁磁层24a时在铁磁层24b的下表面(半导体衬底20侧)上设置底层(underlayer)。例如，增粘底层包括钽(ta)、钨(w)、钛(ti)、氮化钛(tin)等。这样的基础层的膜厚度优选地是3nm或更小。
92.非磁性层24c被设置在铁磁层24b的中心部分(突出部分bp)的上表面上。非磁性层24c是由非磁性重金属制成的导电膜。在该示例中，非磁性层24c包括选自钌(ru)、铱(ir)、铑(rh)和锇(os)中的至少一种元素。
93.非磁性层24c主要由于内部流动的电流而产生自旋轨道转矩(sot)。为了获得大的自旋轨道转矩，要求增加流过非磁性层24c的电流，即增加电流密度。因此，要求最小化到其他层(特别是反铁磁层24a和铁磁层24b)的电流分流。自旋轨道转矩被注入到铁磁层27a中。非磁性层24c通过层间交换耦合将铁磁层24b和铁磁层27a反铁磁性地耦接。
94.非磁性层24c在z方向上具有例如3纳米(nm)或更小的膜厚度。从产生反铁磁层间交换耦合的观点来看，非磁性层24c的膜厚度优选地是2nm或更小。更具体地，当非磁性层24c包括钌(ru)时，非磁性层24c的膜厚度优选地是0.4nm至0.6nm，或0.8nm至1.2nm。当非磁性层24c包括铱(ir)时，非磁性层24c的膜厚度优选地是0.4nm至0.6nm，或1.2nm至1.6nm。当非磁性层24c包括铑(rh)时，非磁性层24c的膜厚度优选地是0.6nm至1.0nm，或1.6nm至2.0nm。当非磁性层24c包括锇(os)时，非磁性层24c的膜厚度优选地是0.8nm至1.2nm。当非磁性层24c是包括选自钌(ru)、铱(ir)、铑(rh)和锇(os)中的至少两种元素的合金时，反铁磁层间交换耦合的能量和使该能量最大化的膜厚度可以通过所选择的元素等的组合来控制。
95.非磁性层24d被设置在铁磁层24b的两端部的上表面、铁磁层24b的中心部分(突出部分bp)的侧表面、以及非磁性层24c的侧表面的一部分上。非磁性层24d的上表面在z方向
上位于比非磁性层24c的上表面更低的高度处。非磁性层24d的下表面在z方向上位于比非磁性层24c的下表面更低的高度处。
96.非磁性层24d是由非磁性合金制成的导电膜。非磁性层24d具有非晶结构。非磁性层24d通过混合铁磁层24b的铁磁性材料和非磁性层24c的重金属来形成。因此，非磁性层24d包括选自钌(ru)、铱(ir)、铑(rh)和锇(os)中的至少一种元素以及选自铁(fe)、钴(co)、镍(ni)和钆(gd)中的至少一种元素。非磁性层24d还可包括选自钕(nd)、钐(sm)、铕(eu)、铽(tb)、镝(dy)和钬(ho)中的至少一种元素。
97.导体层24中的选自钌(ru)、铱(ir)、铑(rh)和锇(os)中的至少一种元素在设置非磁性层24d的部分中在z方向上分布到比在设置非磁性层24c的部分中更低的高度。导体层24中的选自铁(fe)、钴(co)、镍(ni)和钆(gd)中的至少一种元素在设置非磁性层24d的部分中在z方向上分布到比在设置非磁性层24c的部分中更高的高度。导体层24中的选自钕(nd)、钐(sm)、铕(eu)、铽(tb)、镝(dy)和钬(ho)中的至少一种元素在设置非磁性层24d的部分中在z方向上分布到比在设置非磁性层24c的部分中更高的高度。
98.非磁性层24d包括非磁性层24d-1和24d-2。非磁性层24d-1被设置在铁磁层24b的两端部的一个上表面上。非磁性层24d-2被设置在铁磁层24b的两端部的另一个上表面上。非磁性层24d-1和24d-2通过铁磁层24b的突出部分bp和非磁性层24c而彼此物理地分离。
99.铁磁层27a被设置在非磁性层24c的上表面上。铁磁层27a是具有铁磁性的导电膜。铁磁层27a用作存储层。铁磁层27a具有用于在垂直于膜表面的方向(z方向)上容易磁化的轴向。通过经由非磁性层24c与铁磁层24b的层间交换耦合，在与非磁性层24c的界面处将y方向上的偏置磁场afie施加到铁磁层27a。偏置磁场afie的方向反平行于铁磁层24b的磁化方向。偏置磁场afie的方向平行于作用于铁磁层27a的漏磁场sf的方向。因此，偏置磁场afie和漏磁场sf作用于铁磁层27a以增强彼此。来自铁磁层27a的漏磁场也从布线sotl的端部产生。与漏磁场sf的方向同样地，来自布线sotl的端部的漏磁场的方向平行于偏置磁场afie的方向。因此，除了偏置磁场afie和漏磁场sf之外，来自布线sotl的端部的漏磁场也作用于铁磁层27a以进一步增强彼此。在非磁性层24c中产生的自旋轨道转矩被注入到铁磁层27a中。铁磁层27a的磁化方向被配置为基于y方向上的偏置磁场afie和漏磁场sf的和以及自旋轨道转矩而反转。
100.铁磁层27a包括铁(fe)。铁磁层27a还可包括钴(co)和镍(ni)中的至少一种。铁磁层27a可以附加地包括硼(b)。更具体地，例如，铁磁层27a是铁钴硼(fecob)或硼化铁(feb)。
101.为了增加用于数据保持的保持能量，铁磁层27a可以包括层a和层b的堆叠膜。层a是包括选自钴(co)、铁(fe)和镍(ni)中的至少一种元素的层。层b是包括选自铂(pt)、铱(ir)、钯(pd)和金(au)中的至少一种元素的层。堆叠膜的示例包括co/pt堆叠膜、co/ir堆叠膜、co/pd堆叠膜等。堆叠膜进一步堆叠有包括铁钴硼(fecob)的层c。在这种情况下，设置堆叠膜以与非磁性层24c接触，并且设置层c以与非磁性层27b接触。
102.非磁性层27b被设置在铁磁层27a的上表面上。非磁性层27b是非磁性绝缘膜。非磁性层27b用作隧道势垒层。非磁性层27b被设置在铁磁层27a与铁磁层27c之间，并且连同这两个铁磁层一起形成磁隧道结。在铁磁层27a的结晶化处理中，非磁性层27b用作用于在与铁磁层27a的界面处生长结晶膜的种子材料。非磁性层27b具有其中膜表面朝向(001)表面取向的nacl晶体结构。非磁性层27b包括例如氧化镁(mgo)。
103.铁磁层27c被设置在非磁性层27b的上表面上。铁磁层27c是具有铁磁性的导电膜。铁磁层27c用作参考层。铁磁层27c具有用于在垂直于膜表面的方向(z方向)上容易磁化的轴向。铁磁层27c的磁化方向是固定的。在图5的示例中，铁磁层27c的磁化方向指向铁磁层27a的方向。短语“磁化方向是固定的”意指磁化方向不会由于具有可以使铁磁层27a的磁化方向反转的幅度的转矩而改变。在该示例中，铁磁层27c包括选自钴铂(copt)、钴镍(coni)和钴钯(copd)的至少一种化合物。
104.非磁性层27d被设置在铁磁层27c的上表面上。非磁性层27d是非磁性导电膜。非磁性层27d用作间隔层(spacer layer)。在该示例中，非磁性层27d包括选自钌(ru)、锇(os)、铑(rh)、铱(ir)、钒(v)和铬(cr)的至少一种元素。非磁性层27d的膜厚度是2nm或更小。
105.铁磁层27e被设置在非磁性层27d的上表面上。铁磁层27e是具有铁磁性的导电膜。铁磁层27e用作移位消除层(shift cancelling layer)。铁磁层27e具有用于在垂直于膜表面的方向(z方向)上容易磁化的轴向。在该示例中，铁磁层27e包括选自钴铂(copt)、钴镍(coni)和钴钯(copd)的至少一种化合物。
106.铁磁层27c和铁磁层27e由非磁性层27d反铁磁耦接。即，铁磁层27c和铁磁层27e被耦接以具有彼此反平行的磁化方向。铁磁层27c、非磁性层27d和铁磁层27e的这样的耦接结构被称为合成反铁磁(saf)结构。由于saf结构，铁磁层27e可以抵消铁磁层27c的漏磁场对铁磁层27a的磁化方向的影响。
107.取决于存储层和参考层的磁化方向之间的相对关系是平行还是反平行，磁阻效应元件mtj可以取低电阻状态或高电阻状态。在实施例中，相对于参考层的磁化方向的存储层的磁化方向被控制，而不使写入电流通过这样的磁阻效应元件mtj。具体地，采用了使用通过使电流流过布线sotl而产生的自旋轨道转矩的写入方法。
108.当一定幅度的写入电流ic0在y方向上通过布线sotl时，存储层和参考层的磁化方向之间的相对关系变为平行。在该平行状态中，磁阻效应元件mtj的电阻值最低，并且磁阻效应元件mtj被设定为低电阻状态。该低电阻状态被称为“p(平行)状态”并且被定义为例如数据“0”的状态。
109.当大于写入电流ic0的写入电流ic1在与写入电流ic0相反的方向上通过布线sotl时，存储层和参考层的磁化方向之间的相对关系变为反平行。在该反平行状态中，磁阻效应元件mtj的电阻值最高，磁阻效应元件mtj被设定为高电阻状态。该高电阻状态被称为“ap(反平行)状态”并且被定义为例如数据“1”的状态。
110.定义数据“1”和数据“0”的方法不限于上文所提到的示例。例如，p状态可以被定义为数据“1”，并且ap状态可以被定义为数据“0”。
111.1.2操作
112.图7是示出根据实施例的磁存储器装置中的写入操作的示例的电路图。在图7的示例中，示出了数据被写入多个存储器基元mc中的存储器基元mc《m,n》的情况(0《m《m，0《n《n)。
113.当数据被写入存储器基元mc《m,n》时，电压vdd或vss被施加到字线wl《m》和写入位线wbl《n》中的每一者。当电压vdd被施加到字线wl《m》时，电压vss被施加到写入位线wbl《n》。当电压vss被施加到字线wl《m》时，电压vdd被施加到写入位线wbl《n》。电压vdd/2被施加到除了字线wl《m》之外的所有字线wl、除了写入位线wbl《n》之外的所有写入位线wbl以及所
有读取位线rbl。
114.电压vss是参考电位。电压vss例如是0v。相对于电压vss的电压vdd(电位差vdd)是使切换元件sel1、sel2导通的电压。电位差vdd是可以使电流通过来改变磁阻效应元件mtj的电阻状态的电压。电位差vdd/2是使切换元件sel1和sel2关断的电压。
115.因此，在字线wl《m》与写入位线wbl《n》之间产生电位差vdd。在字线wl《m》与除了写入位线wbl《n》之外的任何写入位线wbl之间产生电位差vdd/2。在字线wl《m》与任何读取位线rbl之间产生电位差vdd/2。
116.在除了字线wl《m》之外的任何字线wl与写入位线wbl《n》之间产生电位差vdd/2。在除了字线wl《m》之外的任何字线wl与除了写入位线wbl《n》之外的任何写入位线wbl之间不产生电位差。在除了字线wl《m》之外的任何字线wl与任何读取位线rbl之间不产生电位差。
117.在写入位线wbl《n》与读取位线rbl《n》之间产生电位差vdd/2。在除了写入位线wbl《n》之外的任何写入位线wbl与对应的读取位线rbl之间不产生电位差。
118.因此，切换元件sel1《m,n》导通。除了切换元件sel1《m,n》之外的所有切换元件sel1关断，并且所有切换元件sel2关断。
119.因此，能够使电流通过布线sotl《m,n》而不使电流通过除了布线sotl《m,n》之外的所有布线sotl和所有磁阻效应元件mtj。
120.在上文所提到的写入操作中，存储器基元mc《m,n》的状态也被称为选择状态。存储器基元mc《0,n》至mc《m-1,n》、mc《m+1,n》至mc《m,n》、mc《m,0》至mc《m,n-1》以及mc《m,n+1》至mc《m,n》的状态也被称为半选择状态。未处于选择状态或半选择状态的所有存储器基元mc的状态也称为非选择状态。
121.图8和图9是示出根据实施例的磁存储器装置中的写入操作的示例的剖视图。图8和图9示意性地示出了流过选择存储器基元mc的电流和磁阻效应元件mtj的磁化方向。图8对应于在写入数据“1”时的写入操作。图9对应于在写入数据“0”时的写入操作。
122.首先，将参考图8描述写入数据“1”的操作。在图8的示例中，示出了写入电流ic1从字线wl(纸面右侧)流向写入位线wbl(纸面左侧)的情况。
123.如上文所描述的，在导体层24的两端产生使切换元件sel1导通的电位差vdd。通过控制电位差vdd，写入电流ic1在导体层24中流动。当写入电流ic1在导体层24中流动，特别地在非磁性层24c中流动时，产生试图使铁磁层27a的磁化方向反平行于铁磁层27c的磁化方向的自旋轨道转矩。该自旋轨道转矩被注入到靠近非磁性层24c的铁磁层27a中。
124.铁磁层24b的磁化方向与写入电流ic1的流动方向一致。因此，通过经由非磁性层24c而与铁磁层24b层间交换耦合产生的y方向上的偏置磁场afie被施加到铁磁层27a。另外，从铁磁层24b的突出部分bp产生的漏磁场sf在平行于偏置磁场afie的方向上施加到铁磁层27a。
125.因此，通过偏置磁场afie与漏磁场sf之和的辅助以及自旋轨道转矩，铁磁层27a的磁化方向在反平行于铁磁层27c的磁化方向的方向上反转。
126.在这种情况下，为了容易且精确地控制来自磁性层24b的漏磁场sf，可能更好的是，磁性层24b应该具有合成反铁磁(saf)结构，即对应于以下的堆叠层结构：下铁磁层/中间非磁性层)/上铁磁层而不是仅单个铁磁层结构。利用saf型结构，上和下铁磁层直接连接到非磁性层24c和反铁磁层24a。利用saf结构，下铁磁层的漏磁场可以可控地降低上铁磁层
的漏磁场对mtj的铁磁层27a的影响，以更精确地控制漏磁场强度。在这种情况下，中间非磁性层可以优选地是cr、ru、ir或os，并且上和下铁磁层应包括co、fe或ni中的至少一种。一般而言，诸如cob、cofeb和nifeb的无定形材料对于这些目的更好。
127.接下来，将参考图9描述数据“0”的写入。在图9的示例中，示出了写入电流ic0从写入位线wbl(纸面左侧)流向字线wl(纸面右侧)的情况。
128.如上文所描述的，在导体层24的两端产生使切换元件sel1导通的电位差vdd。通过控制电位差vdd，写入电流ic0在导体层24中流动。当写入电流ic0在导体层24中流动时，特别地在非磁性层24c中流动时，产生试图使铁磁层27a的磁化方向平行于铁磁层27c的磁化方向的自旋轨道转矩。该自旋轨道转矩被注入到靠近非磁性层24c的铁磁层27a中。
129.铁磁层24b的磁化方向与写入电流ic0的流动方向一致。因此，通过经由非磁性层24c而与铁磁层24b层间交换耦合产生的-y方向上的偏置磁场afie被施加到铁磁层27a。另外，从铁磁层24b的突出部分bp产生的漏磁场sf在平行于偏置磁场afie的方向上施加到铁磁层27a。
130.因此，通过偏置磁场afie与漏磁场sf之和的辅助以及自旋轨道转矩，铁磁层27a的磁化方向在平行于铁磁层27c的磁化方向的方向上反转。
131.1.3制造方法
132.图10至图17中的每一者示出了与除了写入位线wbl、字线wl、竖直结构v1和竖直结构v3的形成之外的制造过程有关的方面。图10、图12、图14和图16所示的(一个或多个)平面布局部分对应于包括一个布线sotl的图3所示的平面布局的子区域。
133.图11所示的剖面结构是沿着图10的线xi-xi截取的剖视图。图13所示的剖面结构是沿着图12的线xiii-xiii截取的剖视图。图15所示的剖面结构是沿着图14的线xv-xv截取的剖视图。图17所示的剖面结构是沿着图16的线xvii-xvii截取的剖视图。
134.在下文中，假设多个写入位线wbl、多个字线wl、多个竖直结构v1和多个竖直结构v3已经形成在半导体衬底20上。下面将描述布线sotl和磁阻效应元件mtj的后续制造过程。
135.反铁磁层24a被设置在包括多个写入位线wbl、多个字线wl、多个竖直结构v1和多个竖直结构v3的结构的上表面上。暴露在结构的上表面上的导体层23和25被电耦接到反铁磁层24a。
136.随后，如图10和图11所示，铁磁层24b、非磁性层24c、铁磁层27a、非磁性层27b、铁磁层27c、非磁性层27d和铁磁层27e以该顺序堆叠在反铁磁层24a的上表面上。
137.随后，通过光刻法等形成掩模31。掩模31限定布线sotl的长尺寸(y方向)的长度和布线sotl的短尺寸(x方向)的宽度。然后，如图12和图13所示，通过使用掩模31的各向异性蚀刻，形成穿透铁磁层27e、非磁性层27d、铁磁层27c、非磁性层27b、铁磁层27a、非磁性层24c、铁磁层24b和反铁磁层24a的狭缝sh1。在狭缝sh1的底部，绝缘体层30的上表面的一部分被暴露。绝缘体层30是在反铁磁层24a下方的水平处覆盖导体层23和25的侧面的绝缘膜。可以说导体23和25嵌入在绝缘体层30中。使用离子束的物理蚀刻可以应用于该过程中的各向异性蚀刻。
138.狭缝sh1然后由绝缘体层32填充。形成在铁磁层27e的上表面上的绝缘体层32的任何部分可以通过例如化学机械抛光(cmp)来移除。因此，堆叠结构的上表面被平坦化。
139.接下来，通过光刻法等形成掩模33。掩模33限定磁阻效应元件mtj在y方向上的尺
寸。如图14和图15所示，通过使用掩模33的各向异性蚀刻，形成使铁磁层27e、非磁性层27d、铁磁层27c、非磁性层27b和铁磁层27a的端部削减的狭缝sh2。在狭缝sh2的底部，绝缘体层32的上表面和导体层24的不在掩模33正下方的部分被暴露。使用离子束的物理蚀刻应用于该过程中的各向异性蚀刻。
140.此处，导体层24的不在掩模33正下方的部分受到注入的用于物理蚀刻的蚀刻气体以及注入的蚀刻气体撞击导体层24中的元素并与导体层24中的元素相互作用的影响。因此，导体层24的一部分可能被蚀刻并且导体层24(或其一部分)的材料可能被改变。非磁性层24c的膜厚度可以在厚度上是3nm或更小。因此，蚀刻气体的影响可能延伸到铁磁层24b的不在掩模33正下方的部分或全部。即，非磁性层24c的一部分和铁磁层24b的一部分可能被去激活或改变。具有包含非磁性层24c中的元素和铁磁层24b中的元素的非晶合金的非磁性层24d可以形成于导体层24的不在掩模33正下方的部分中。铁磁层24b的形状因此具有位于掩模33正下方的突出部分bp。
141.狭缝sh2由绝缘体层34埋入。形成在铁磁层27e的上表面上的绝缘体层34通过例如cmp而被移除。因此，堆叠结构的上表面被平坦化。
142.接下来，通过光刻法等在形成的结构的上表面上形成掩模35。掩模35限定布线sotl和磁阻效应元件mtj在x方向上的长度。掩模35在y方向上延伸。然后，通过使用掩模35的各向异性蚀刻，如图16和图17所示，沿着y方向蚀刻狭缝以穿透铁磁层27e、非磁性层27d、铁磁层27c、非磁性层27b、铁磁层27a、非磁性层24d、非磁性层24c、铁磁层24b和反铁磁层24a。在该蚀刻出的狭缝的底部，绝缘体层30的上表面的一部分被暴露。使用离子束的物理蚀刻可以用作该过程中的各向异性蚀刻方法。
143.然后用绝缘体材料填充y方向狭缝。形成在铁磁层27e的上表面上的任何绝缘体材料可以通过例如cmp而被移除。因此，堆叠结构的上表面可以被平坦化。
144.通过上文所描述的制造过程，形成存储器基元阵列10中的布线sotl和磁阻效应元件mtj的形状。上文所描述的制造过程仅是示例，并且实施例不限于此。例如，磁阻效应元件mtj上的切换元件sel2可以通过上文所描述的制造过程与磁阻效应元件mtj同时形成。
145.1.4效果
146.在第一实施例中，使用自旋轨道转矩的写入方法被应用于包括具有垂直磁化的磁阻效应元件mtj的mram。在这种情况下，要求对磁阻效应元件mtj施加磁场偏置。通常，用于产生磁场偏置的配置可能贡献或者要求对设备结构的附加的复杂性。然而，根据本公开，可以在避免显著的附加装置结构复杂性的同时，通过产生磁场偏置来减小写入操作的负荷。
147.布线sotl包括耦接到字线wl的第一部分、耦接到写入位线wbl的第二部分和耦接到读取位线rbl的第三部分。磁阻效应元件mtj耦接在布线sotl的第三部分与读取位线rbl之间。切换元件sel1耦接在布线sotl的第二部分与写入位线wbl之间。切换元件sel2耦接在磁阻效应元件mtj与读取位线rbl之间。这能够配置出应用使用自旋轨道转矩的写入方法的存储器基元mc。
148.布线sotl包括铁磁层24b和被设置在铁磁层24b与磁阻效应元件mtj之间的非磁性层24c。非磁性层24c包括选自钌(ru)、铱(ir)、铑(rh)和锇(os)的至少一种元素，并且具有3纳米或更小的膜厚度。因此，非磁性层24c可以在通过流过布线sotl的电流产生自旋轨道转矩的同时，将与电流方向相反的方向上的偏置磁场afie施加到铁磁层27a。因此，可以在不
产生外部磁场的情况下执行写入操作。因此，可以减小写入操作的负荷。
149.铁磁层24b包括选自铁(fe)、钴(co)、镍(ni)和钆(gd)中的至少一种铁磁元素，以及选自钕(nd)、钐(sm)、铕(eu)、铽(tb)、镝(dy)和钬(ho)的具有至少高轨道角动量的元素。因此，能够在产生偏置磁场afie的同时辅助在非磁性层24c中产生自旋轨道扭矩。
150.铁磁层24b是非晶合金。因此，可以改进布线sotl的平坦度。因此，可以确保被设置在布线sotl正上方的磁阻效应元件mtj的平坦度。另外，可以增强铁磁层24b中的重元素的电子散射。因此，可以产生更大的自旋轨道转矩。
151.可以通过离子束蚀刻(ibe)同时形成布线sotl和磁阻效应元件mtj。因此，当在z方向上观察时，布线sotl变为具有长边和短边的矩形形状。当在z方向上观察时，磁阻效应元件mtj具有矩形形状，该矩形形状具有平行于布线sotl的短边且具有等于布线sotl的短边的长度的边，以及短于布线sotl的长边且与布线sotl的长边重叠的边。当在z方向上观察时，非磁性层24c具有矩形形状。铁磁层24b包括当在z方向上观察时具有矩形形状的部分以及位于该部分与非磁性层24c之间并且当在z方向上观察时具有矩形形状的突出部分mp。因此，铁磁层24b可以在磁阻效应元件mtj正下方产生漏磁场sf。漏磁场sf在加强偏置磁场afie的方向上作用于铁磁层27a。因此，可以减小写入操作的负荷。
152.平行于铁磁层24b的突出部分bp的xz平面的侧表面pxz被形成为与平行于铁磁层27a的xz平面的侧表面齐平。因此，可以增加漏磁场sf对铁磁层27a的影响。因此，可以减小写入操作的负荷。
153.当布线sotl和磁阻效应元件mtj通过离子束蚀刻形成时，布线sotl的在z方向上观察时不与磁阻效应元件mtj重叠的部分被蚀刻气体损坏。结果，铁磁层24b的一部分和非磁性层24c的一部分被去激活或改变并变为非磁性层24d-1和24d-2。非磁性层24d-1和24d-2中的每一者与铁磁层24b和非磁性层24c接触。非磁性层24d-1和24d-2彼此分开地设置，其中非磁性层24c插入其间。非磁性层24d-1和24d-2包括铁磁层24b中的元素和非磁性层24c中的元素。如上文所描述的，非磁性层24d失去了铁磁层24b和非磁性层24c的特性。然而，非磁性层24d保持作为用于使写入电流通过非磁性层24c的导电膜的功能。因此，非磁性层24d可以有助于自旋轨道转矩的产生。
154.2.修改示例
155.本公开不限于上述示例实施例，并且可以采用各种修改。
156.在第一实施例中，两端子型切换元件被用于切换元件sel1和sel2，但是本公开不限于此。例如，三端子型切换元件可用作切换元件sel1和sel2。
157.2.1存储器基元阵列的电路配置
158.图18是示出根据修改示例的存储器基元阵列的电路配置的示例的电路图。图18大致对应于图2。
159.切换元件sel1《i,j》耦接在布线sotl《i,j》的第二部分与写入位线wbl《j》之间。磁阻效应元件mtj《i,j》耦接在布线sotl《i,j》的第三部分与读取位线rbl《j》之间。切换元件sel2《i,j》耦接在布线sotl《i,j》的第一部分与字线wl《i》之间。
160.在该修改例中，切换元件sel1和sel2是三端子型切换元件，而不是第一实施例的两端子型切换元件。例如，切换元件sel1和sel2可以是环绕栅极晶体管(surrounding gate transistor，sgt)。切换元件sel1和sel2可以通过施加到其相应栅极端子的不同电压而被
独立控制。
161.2.2存储器基元阵列的平面布局
162.图19是示出根据修改示例的存储器基元阵列的平面布局的示例的平面图。图19大致对应于图3。在图19中，为了便于描述，省略了耦接到切换元件sel1和sel2的栅极端子的布线。
163.在存储器基元阵列10中，多个竖直结构v1中的每一个包括切换元件sel1。多个竖直结构v2中的每一个包括磁阻效应元件mtj。多个竖直结构v3中的每一个包括切换元件sel2。
164.一个布线sotl、耦接到该一个布线sotl的一个竖直结构v1、一个竖直结构v2和一个竖直结构v3的组(集合)用作存储器基元mc。
165.2.3存储器基元阵列的剖面结构
166.图20是沿着图19的线xx-xx截取的剖视图，示出了根据修改的存储器基元阵列的剖面结构的示例。图20大致对应于实施例中的图4。
167.结构l1包括导体层41_1、42_1、44_1、45_1、47_1、48_1和50_1，以及元件层43_1、46_1和49_1。结构l2包括导体层41_2、42_2、44_2、45_2、47_2、48_2和50_2，以及元件层43_2、46_2和49_2。
168.首先，将描述结构l1。
169.导体层41_1被设置在半导体衬底20上方。导体层41_1用作写入位线wbl。导体层41_1在y方向上延伸。
170.导体层42_1被设置在导体层41_1的上表面上。导体层42_1用作接触。
171.元件层43_1被设置在导体层42_1的上表面上。元件层43_1用作切换元件sel1。导体层42_1和元件层43_1构成竖直结构v1。
172.导体层44_1被设置在元件层43_1周围。导体层44_1用作切换元件sel1的栅电极。
173.导体层45_1被设置在元件层43_1的上表面上。导体层45_1用作布线sotl。导体层45_1在y方向上延伸。
174.元件层46_1被设置在导体层45_1的下表面上，该下表面与设置元件层43_1的部分不同。元件层46_1用作切换元件sel2。元件层46_1构成竖直结构v3。
175.导体层47_1被设置在元件层46_1周围。导体层47_1用作切换元件sel2的栅电极。
176.元件层43_1和46_1由相同的过程形成。在这种情况下，元件层43_1和46_1被设置在相同的高度处。即，元件层43_1的下表面位于与元件层46_1的下表面相同的xy平面内。
177.导体层48_1被设置在元件层46_1的下表面上。导体层48_1用作字线wl。导体层48_1在x方向上延伸。
178.元件层49_1被设置在位于设置元件层43_1的部分与设置元件层46_1的部分之间的导体层45_1的上表面上。元件层49_1用作磁阻效应元件mtj。
179.导体层50_1被设置在元件层49_1的上表面上。导体层50_1用作读取位线rbl。导体层50_1在y方向上延伸。
180.利用上述配置，导体层45_1和竖直结构v1、v2和v3用作具有分别耦接到导体层41_1、48_1和50_1的三个端子的一个存储器基元mc。
181.结构l2具有与结构l1相同的结构。即，导体层41_2、42_2、44_2、45_2、47_2、48_2和
50_2以及元件层43_2、46_2和49_2分别具有与导体层41_1、42_1、44_1、45_1、47_1、48_1和50_1以及元件层43_1、46_1和49_1相同的结构和功能。因此，导体层45_2和竖直结构v1、v2和v3用作具有分别耦接到导体层41_2、48_2和50_2的三个端子的一个存储器基元mc。
182.2.4根据修改示例的效果
183.根据修改示例，存储器基元mc包括三端子型切换元件sel1和sel2。切换元件sel2被设置在布线sotl与字线wl之间。因此，可以在相同的高度处提供切换元件sel1和sel2。因此，可以在相同的过程中形成切换元件sel1和sel2。因此，能够使存储器基元阵列10的制造负荷的增加最小化。
184.3.其他
185.在上文所描述的实施例和修改示例中所描述的存储器基元阵列10中，描述了两个结构l1和l2堆叠在半导体衬底20上的情况，但是本公开不限于此。例如，具有相似结构的三个或更多个结构可以堆叠在半导体衬底20上。此外，在一些示例中，可以仅将单个结构堆叠在半导体衬底20上。
186.在一些示例中，切换元件sel1可以是三端子型，并且切换元件sel可以是两端子型。
187.在上文所描述的修改示例中，三端子型切换元件sel1和sel2被设置在相同的高度处，但是本公开不限于此。例如，两端子型切换元件sel1和sel2可以分别被设置在布线sotl与写入位线wbl之间以及布线sotl与字线wl之间的相同高度处。
188.尽管已经描述了某些实施例，但是这些实施例仅以示例的方式呈现，并且不旨在限制本公开的范围。实际上，可以以各种其他形式实现本文所描述的新颖实施例；此外，可以做出本文所描述的实施例的形式的各种省略、替代和改变而不脱离本公开的精神。随附的权利要求和其等同物旨在涵盖落在本公开的范围和精神内的此类形式或修改。
189.标记说明
190.1：磁存储器装置
191.10：存储器基元阵列
192.11：行选择电路
193.12：列选择电路
194.13：解码电路
195.14：写入电路
196.15：读取电路
197.16：电压生成电路
198.17：输入/输出电路
199.18：控制电路
200.20：半导体衬底
201.21、23、24、25、26、29、41、42、44、45、47、48、50：导体层
202.22、27、28、43、46、49：元件层
203.24a：反铁磁层
204.24b、27a、27c、27e：铁磁层
205.24c、24d、24d-1、24d-2、27b、27d：非磁性层
206.30、32、34：绝缘体层
207.31、33、35：掩模