显示装置和包括显示装置的电子设备的制作方法

1.本公开的一些实施例的方面涉及显示装置。


背景技术：

2.显示装置可以包括显示颜色的多个像素。像素中的每一个可以包括发光元件、驱动晶体管和至少一个开关晶体管。发光元件可以发射用于表现颜色的光，并且驱动晶体管可以将驱动电流提供到发光元件。开关晶体管可以电连接到驱动晶体管。
3.为了使显示装置中的像素更稳定地表现颜色，可能希望开关晶体管的泄漏电流相对小。此外，为了使像素表现更多样的颜色，可能希望驱动晶体管的驱动范围相对大。
4.在该背景技术部分中公开的以上信息仅用于增强对背景技术的理解，并且因此，在该背景技术部分中讨论的信息不一定构成现有技术。


技术实现要素：

5.本公开的一些实施例的方面涉及显示装置。例如，一些实施例的方面涉及应用于各种电子设备的显示装置和制造显示装置的方法。
6.本公开的一些实施例的方面包括用于减小开关晶体管的泄漏电流并且增大驱动晶体管的驱动范围的显示装置、制造显示装置的方法和包括显示装置的电子设备。
7.根据一些实施例的显示装置包括：基板；以及多个像素电路，在基板上。多个像素电路中的至少一个像素电路可以包括：有源层，包括第一区和第二区；栅绝缘层，在有源层上，栅绝缘层包括与第一区和第二区重叠的第一绝缘层、在第一绝缘层上并且与第一区重叠的第二绝缘层以及在第二绝缘层上并且与第一区和第二区重叠的第三绝缘层；以及第一导电层，在栅绝缘层上，第一导电层包括与第一区重叠以形成驱动晶体管的第一栅电极以及与第二区重叠以形成开关晶体管的第二栅电极。栅绝缘层的与第一区重叠的第一部分的厚度可以大于栅绝缘层的与第二区重叠的第二部分的厚度。
8.根据一些实施例，栅绝缘层的第一部分的等效氧化物厚度可以大于栅绝缘层的第二部分的等效氧化物厚度。
9.根据一些实施例，有源层的第二区的氢浓度可以大于有源层的第一区的氢浓度。
10.根据一些实施例，第一绝缘层可以包括氧化硅。
11.根据一些实施例，第三绝缘层可以包括氮化硅。
12.根据一些实施例，第二绝缘层可以包括氮化硅。
13.根据一些实施例，第二绝缘层的氢浓度可以基本上等于第三绝缘层的氢浓度。
14.根据一些实施例，第二绝缘层的氢浓度可以小于第三绝缘层的氢浓度。
15.根据一些实施例，第二绝缘层的值[n-h]/[si-h](氮-氢键浓度与硅-氢键浓度的比率)可以在从大约14至大约30的范围中。
[0016]
根据一些实施例，第二绝缘层可以包括氮氧化硅。
[0017]
根据一些实施例，第二绝缘层中的氮的原子百分比可以在从大约10％至大约50％
的范围中。
[0018]
根据一些实施例，至少一个像素电路可以进一步包括：层间绝缘层，在第一导电层上；以及第二导电层，在层间绝缘层上，第二导电层包括与第一栅电极重叠以形成存储电容器的电容器电极。
[0019]
根据一些实施例，有源层的第二区可以电连接到第一栅电极。
[0020]
根据一些实施例，有源层的第二区可以电连接到电容器电极。
[0021]
根据一些实施例的显示装置包括：基板；以及多个像素电路，在基板上。多个像素电路中的至少一个像素电路可以包括：有源层，包括具有第一氢浓度的第一区以及具有大于第一氢浓度的第二氢浓度的第二区；栅绝缘层，在有源层上，栅绝缘层包括与第一区和第二区重叠的第一绝缘层以及与第一区重叠的第二绝缘层；以及第一导电层，在栅绝缘层上，第一导电层包括与第一区重叠以形成驱动晶体管的第一栅电极以及与第二区重叠以形成开关晶体管的第二栅电极。
[0022]
根据一些实施例，栅绝缘层的与第一区重叠的第一部分的厚度可以大于栅绝缘层的与第二区重叠的第二部分的厚度。
[0023]
根据一些实施例，栅绝缘层的第一部分的等效氧化物厚度可以大于栅绝缘层的第二部分的等效氧化物厚度。
[0024]
根据一些实施例，第一绝缘层可以包括氧化硅。
[0025]
根据一些实施例，第一绝缘层可以在第二绝缘层上。第二绝缘层可以包括氧化硅。
[0026]
根据一些实施例，第二绝缘层可以在第一绝缘层上。第二绝缘层可以包括氮化硅和氮氧化硅中的一种。
[0027]
根据一些实施例的制造显示装置的方法可以包括：在基板上形成包括第一区和第二区的有源层；在有源层上顺序地形成包括氧化硅的第一绝缘层以及包括氮化硅和氮氧化硅中的一种的第二绝缘层；在第二绝缘层上形成与第一区重叠的光致抗蚀剂层；使用光致抗蚀剂层作为蚀刻停止层来蚀刻第二绝缘层的与第二区重叠的部分；以及去除光致抗蚀剂层。
[0028]
根据一些实施例，方法可以进一步包括：在第二绝缘层上形成包括氮化硅的第三绝缘层。
[0029]
根据一些实施例，方法可以进一步包括：在去除光致抗蚀剂层之后，用氢等离子体来处理有源层。
[0030]
根据一些实施例，光致抗蚀剂层可以仅与有源层的第一区重叠。
[0031]
根据一些实施例，光致抗蚀剂层可以与有源层的在第二区外面的剩余区重叠。
[0032]
根据一些实施例的制造显示装置的方法可以包括：在基板上形成包括第一区和第二区的有源层；在有源层上形成包括氧化硅的第一绝缘层；在第一绝缘层上形成与第一区重叠的光致抗蚀剂层；使用光致抗蚀剂层作为蚀刻停止层来蚀刻第一绝缘层的与第二区重叠的部分；去除光致抗蚀剂层；在去除光致抗蚀剂层之后，用氢等离子体来处理有源层；以及在第一绝缘层上形成包括氧化硅的第二绝缘层。
[0033]
根据一些实施例的电子设备可以包括：显示装置，被配置为显示图像；以及壳体，容纳显示装置。显示装置可以包括：基板；有源层，在基板上，有源层包括第一区和第二区；栅绝缘层，在有源层上，栅绝缘层包括与第一区和第二区重叠的第一绝缘层、在第一绝缘层
上并且与第一区重叠的第二绝缘层以及在第二绝缘层上并且与第一区和第二区重叠的第三绝缘层；以及第一导电层，在栅绝缘层上，第一导电层包括与第一区重叠以形成驱动晶体管的第一栅电极以及与第二区重叠以形成开关晶体管的第二栅电极。栅绝缘层的与第一区重叠的第一部分的厚度可以大于栅绝缘层的与第二区重叠的第二部分的厚度。
[0034]
在根据一些实施例的显示装置、制造显示装置的方法和包括显示装置的电子设备中，开关晶体管的栅绝缘层的等效氧化物厚度可以小于驱动晶体管的栅绝缘层的等效氧化物厚度，使得开关晶体管的泄漏电流可以减小，并且驱动晶体管的驱动范围可以增大。
[0035]
在根据一些实施例的显示装置、制造显示装置的方法和包括显示装置的电子设备中，驱动晶体管的有源层的氢浓度可以小于开关晶体管的有源层的氢浓度，使得开关晶体管的泄漏电流可以减小，并且驱动晶体管的驱动范围可以增大。
附图说明
[0036]
根据以下结合附图的详细描述，将更清楚地理解说明性、非限制性实施例。
[0037]
图1是示出根据一些实施例的显示装置的框图。
[0038]
图2a、图2b和图2c是示出图1中的显示装置的像素的电路图。
[0039]
图3是示出在图2a中的像素中包括的像素电路的晶体管和电容器的平面图。
[0040]
图4是示出根据一些实施例的显示装置的截面图。
[0041]
图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16和图17是示出根据一些实施例的制造显示装置的方法的图。
[0042]
图18是示出根据一些实施例的显示装置的截面图。
[0043]
图19、图20、图21、图22和图23是示出根据一些实施例的制造显示装置的方法的图。
[0044]
图24是示出根据一些实施例的显示装置的截面图。
[0045]
图25、图26、图27和图28是示出根据一些实施例的制造显示装置的方法的图。
[0046]
图29是示出根据一些实施例的显示装置的截面图。
[0047]
图30是示出根据一些实施例的电子设备的框图。
[0048]
图31是示出图30中的电子设备的示例的图，并且图32是示出图30中的电子设备的示例的图。
具体实施方式
[0049]
在下文中，将参考附图更详细地解释根据实施例的显示装置、制造显示装置的方法和电子设备。
[0050]
图1是示出根据一些实施例的显示装置1的框图。
[0051]
参考图1，显示装置1可以包括显示面板10、栅驱动器20、数据驱动器30、发射控制驱动器40、电源50和时序控制器60。
[0052]
显示面板10可以包括多个像素px。像素px可以是显示面板10中的从其发射光的发射区。根据一些实施例，像素px中的每一个可以由稍后将描述的图4中的像素限定层107的像素开口限定。显示面板10可以基于从像素px发射的光来显示图像。
[0053]
栅驱动器20可以将栅信号提供到像素px。根据一些实施例，栅信号可以包括写栅
信号gw、补偿栅信号gc或初始化栅信号gi等。
[0054]
数据驱动器30可以将数据电压data提供到像素px。
[0055]
发射控制驱动器40可以将发射控制信号提供到像素px。根据一些实施例，发射控制信号可以包括旁路控制信号eb、第一发射控制信号em1或第二发射控制信号em2等。
[0056]
电源50可以将电压提供到像素px。根据一些实施例，电压可以包括初始化电压vint、参考电压vref、偏置电压vbias、第一电源电压elvdd或第二电源电压elvss等。
[0057]
时序控制器60可以将控制信号提供到栅驱动器20、数据驱动器30和发射控制驱动器40。根据一些实施例，控制信号可以包括用于控制栅驱动器20的第一控制信号cs1、用于控制数据驱动器30的第二控制信号cs2以及用于控制发射控制驱动器40的第三控制信号cs3。
[0058]
图2a、图2b和图2c是示出图1中的显示装置1的像素px的电路图。
[0059]
参考图2a、图2b和图2c，像素px可以包括像素电路pc和发光元件。像素电路pc可以包括多个晶体管和至少一个电容器。然而，根据本公开的实施例不限于图2a至图2c中所示的组件的数量，并且根据一些实施例的像素电路pc可以包括附加的组件或更少的组件，而不脱离根据本公开的实施例的精神和范围。
[0060]
晶体管可以包括驱动晶体管t1和至少一个开关晶体管。根据一些实施例，如图2a中所示，至少一个开关晶体管可以包括第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8和第九晶体管t9。根据一些实施例，如图2b中所示，至少一个开关晶体管可以包括第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7。根据一些实施例，如图2c中所示，至少一个开关晶体管可以包括第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和第八晶体管t8。然而，本实用新型不限于此，并且至少一个开关晶体管可以包括1至6个晶体管或者10个或更多个晶体管。
[0061]
根据一些实施例，如图2a中所示，至少一个电容器可以包括存储电容器cst和保持电容器chd。根据一些实施例，如图2b和图2c中所示，至少一个电容器可以包括存储电容器cst。然而，本实用新型不限于此，并且至少一个电容器可以包括三个或更多个电容器。
[0062]
根据一些实施例，发光元件可以包括发光二极管ed。例如，发光二极管ed可以包括有机发光二极管、无机发光二极管或量子点发光二极管等。
[0063]
在下文中，将基于图2a描述驱动晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9、存储电容器cst、保持电容器chd和发光二极管ed。
[0064]
驱动晶体管t1的源电极可以连接到第一节点n1，并且驱动晶体管t1的漏电极可以连接到第二节点n2。驱动晶体管t1的栅电极可以连接到第三节点n3。驱动晶体管t1可以基于第一电源电压elvdd和数据电压data来产生驱动电流。
[0065]
第二晶体管t2的源电极可以接收数据电压data，并且第二晶体管t2的漏电极可以连接到第四节点n4。第二晶体管t2的栅电极可以接收写栅信号gw。第二晶体管t2可以响应于写栅信号gw而将数据电压data传输到第四节点n4。
[0066]
第三晶体管t3的源电极可以连接到第二节点n2，并且第三晶体管t3的漏电极可以连接到第三节点n3。第三晶体管t3的栅电极可以接收补偿栅信号gc。第三晶体管t3可以响
应于补偿栅信号gc而连接第二节点n2和第三节点n3。
[0067]
第四晶体管t4的源电极可以接收初始化电压vint，并且第四晶体管t4的漏电极可以连接到第三节点n3。第四晶体管t4的栅电极可以接收初始化栅信号gi。第四晶体管t4可以响应于初始化栅信号gi而将初始化电压vint传输到第三节点n3。
[0068]
第五晶体管t5的源电极可以接收参考电压vref，并且第五晶体管t5的漏电极可以连接到第四节点n4。第五晶体管t5的栅电极可以接收补偿栅信号gc。第五晶体管t5可以响应于补偿栅信号gc而将参考电压vref传输到第四节点n4。
[0069]
第六晶体管t6的源电极可以连接到第二节点n2，并且第六晶体管t6的漏电极可以连接到第五节点n5。第六晶体管t6的栅电极可以接收第二发射控制信号em2。第六晶体管t6可以响应于第二发射控制信号em2而连接第二节点n2和第五节点n5。
[0070]
第七晶体管t7的源电极可以接收初始化电压vint，并且第七晶体管t7的漏电极可以连接到第五节点n5。第七晶体管t7的栅电极可以接收旁路控制信号eb。第七晶体管t7可以响应于旁路控制信号eb而将初始化电压vint传输到第五节点n5。
[0071]
第八晶体管t8的源电极可以接收偏置电压vbias，并且第八晶体管t8的漏电极可以连接到第一节点n1。第八晶体管t8的栅电极可以接收旁路控制信号eb。第八晶体管t8可以响应于旁路控制信号eb而将偏置电压vbias传输到第一节点n1。
[0072]
第九晶体管t9的源电极可以接收第一电源电压elvdd，并且第九晶体管t9的漏电极可以连接到第一节点n1。第九晶体管t9的栅电极可以接收第一发射控制信号em1。第九晶体管t9可以响应于第一发射控制信号em1而将第一电源电压elvdd传输到第一节点n1。
[0073]
根据一些实施例，如图2a、图2b和图2c中所示，晶体管t1、t2、t3、t4、t5、t6、t7、t8和t9中的每一个可以是pmos晶体管。然而，本实用新型不限于此，并且根据一些实施例，晶体管t1、t2、t3、t4、t5、t6、t7、t8和t9中的至少一个可以是nmos晶体管。
[0074]
存储电容器cst的第一电极可以连接到第三节点n3，并且存储电容器cst的第二电极可以连接到第四节点n4。保持电容器chd的第一电极可以连接到第四节点n4，并且保持电容器chd的第二电极可以接收第一电源电压elvdd。
[0075]
发光二极管ed的第一电极可以连接到第五节点n5，并且发光二极管ed的第二电极可以接收第二电源电压elvss。发光二极管ed可以基于从驱动晶体管t1传输的驱动电流而发光。
[0076]
存储电容器cst可以连接到驱动晶体管t1的栅电极，并且第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5可以连接到存储电容器cst的第一电极或第二电极。当第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5中的每一个的泄漏电流增大时，由驱动晶体管t1产生的驱动电流可能改变，并且相应地，从发光二极管ed发射的光的亮度可能基于驱动电流而改变。相应地，当第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5中的每一个的泄漏电流增大时，像素px可能无法稳定地表现颜色。
[0077]
图3是示出在图2a中的像素px中包括的像素电路pc的晶体管t1、t2、t3、t4、t5、t6、t7、t8和t9以及电容器cst和chd的平面图。
[0078]
参考图3，像素电路pc可以包括有源层110、第一导电层130和第二导电层140。
[0079]
晶体管t1、t2、t3、t4、t5、t6、t7、t8和t9中的每一个的源电极、沟道和漏电极可以沿着有源层110布置。
[0080]
第一导电层130可以位于有源层110上。第一导电层130可以包括第一栅电极131、第一栅图案130a、第二栅图案130b、第三栅图案130c、第四栅图案130d、第五栅图案130e、第六栅图案130f、第七栅图案130g和第八栅图案130h。第一栅电极131、第一栅图案130a、第二栅图案130b、第三栅图案130c、第四栅图案130d、第五栅图案130e、第六栅图案130f和第七栅图案130g中的每一个的至少一部分可以与有源层110重叠。
[0081]
第一栅电极131可以是驱动晶体管t1的栅电极和存储电容器cst的第一电极。第一栅图案130a可以是第二晶体管t2的栅电极。第二栅图案130b可以是第三晶体管t3的栅电极。第三栅图案130c可以是第四晶体管t4的栅电极。第四栅图案130d可以是第五晶体管t5的栅电极。第五栅图案130e可以是第六晶体管t6的栅电极。第六栅图案130f可以包括第七晶体管t7的栅电极和第八晶体管t8的栅电极。第七栅图案130g可以是第九晶体管t9的栅电极。第八栅图案130h可以是保持电容器chd的第一电极。
[0082]
第二导电层140可以位于第一导电层130上。第二导电层140可以包括第一电容器电极141和第二电容器电极142。第一电容器电极141和第二电容器电极142可以分别与第一栅电极131和第八栅图案130h重叠。
[0083]
第一电容器电极141可以是存储电容器cst的第二电极。第二电容器电极142可以是保持电容器chd的第二电极。
[0084]
图4是示出根据一些实施例的显示装置1的截面图。
[0085]
图4中所示的第一开关晶体管ts1可以是图3中所示的第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5中的任何一个。图4中所示的第二开关晶体管ts2可以是图3中所示的第六晶体管t6、第七晶体管t7、第八晶体管t8和第九晶体管t9中的任何一个。
[0086]
参考图3和图4，显示装置1可以包括基板101、缓冲层102、有源层110、栅绝缘层120、第一导电层130、第一层间绝缘层103、第二导电层140、第二层间绝缘层104、第三导电层150、第一通孔绝缘层105、第四导电层160、第二通孔绝缘层106、第一电极170、像素限定层107、中间层180和第二电极190。
[0087]
基板101可以包括玻璃或聚合物树脂等。例如，聚合物树脂可包括聚醚砜、聚芳酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚酰亚胺、聚碳酸酯、三乙酸纤维素或乙酸丙酸纤维素等。
[0088]
缓冲层102可以位于基板101上。缓冲层102可以包括氧化硅或氮化硅等。缓冲层102可以具有单层结构或多层结构。根据一些实施例，缓冲层102可以具有包括顺序地堆叠的氮化硅层和氧化硅层的多层结构。
[0089]
有源层110可以位于缓冲层102上。根据一些实施例，有源层110可以包括非晶硅或多晶硅等。根据一些实施例，有源层110可以包括氧化物半导体。
[0090]
有源层110可以包括第一区111、第二区112和第三区113。第一区111可以包括驱动晶体管t1的源电极、沟道和漏电极。第二区112可以包括第二至第五晶体管t2至t5中的每一个的源电极、沟道和漏电极。第三区113可以包括第六至第九晶体管t6至t9中的每一个的源电极、沟道和漏电极。
[0091]
第二区112的氢浓度可以大于第一区111的氢浓度。第三区113的氢浓度可以基本上等于第一区111的氢浓度。
[0092]
因为第二区112的氢浓度相对大，所以包括有源层110的第二区112的第一开关晶
体管ts1的泄漏电流可以相对小。此外，因为第一区111的氢浓度相对小，所以包括有源层110的第一区111的驱动晶体管t1的驱动范围可以相对大。
[0093]
栅绝缘层120可以位于有源层110上。栅绝缘层120可以包括第一绝缘层121、第二绝缘层122和第三绝缘层123。
[0094]
第一绝缘层121可以位于缓冲层102上，并且可以覆盖有源层110。第一绝缘层121可以与有源层110的第一区111、第二区112和第三区113重叠。根据一些实施例，第一绝缘层121可以完全位于基板101的上表面上。
[0095]
第一绝缘层121可以包括氧化硅。
[0096]
根据一些实施例，第一绝缘层121的厚度121t可以是大约600埃至大约当第一绝缘层121的厚度121t小于大约时，通过第一绝缘层121流入到有源层110的第一区111中的氢的量可能过度地增大。此外，当第一绝缘层121的厚度121t大于大约时，通过第一绝缘层121流入到有源层110的第二区112中的氢的量可能过度地减少。
[0097]
第二绝缘层122可以位于第一绝缘层121上。第二绝缘层122可以与有源层110的第一区111和第三区113重叠，并且可以不与有源层110的第二区112重叠。根据一些实施例，第二绝缘层122可以仅与有源层110的第一区111和第三区113重叠。根据一些实施例，第二绝缘层122可以与有源层110的在有源层110的第二区112外面的剩余区重叠。
[0098]
根据一些实施例，第二绝缘层122可以包括氮化硅。
[0099]
根据一些实施例，包括氮化硅的第二绝缘层122的氢浓度可以基本上等于包括氮化硅的第三绝缘层123的氢浓度。
[0100]
根据一些实施例，包括氮化硅的第二绝缘层122的氢浓度可以小于包括氮化硅的第三绝缘层123的氢浓度。根据一些实施例，第二绝缘层122的值[n-h]/[si-h](氮-氢键浓度与硅-氢键浓度的比率)可以是大约14至大约30。
[0101]
根据一些实施例，第二绝缘层122可以包括氮氧化硅。根据一些实施例，第二绝缘层122中的氮的原子百分比可以是大约10％至大约50％。当第二绝缘层122中的氮的原子百分比小于大约10％时，第一绝缘层121的蚀刻选择性与第二绝缘层122的蚀刻选择性之间的差异可能过度地减少，使得第一绝缘层121在蚀刻第二绝缘层122的工艺中可能与第二绝缘层122一起被蚀刻。此外，当第二绝缘层122中的氮的原子百分比大于大约50％时，随着第二绝缘层122的介电常数增大，第二绝缘层122的等效氧化物厚度(“eot”)可能过度地减少。
[0102]
根据一些实施例，第二绝缘层122的厚度122t可以是大约至大约
[0103]
第三绝缘层123可以位于第二绝缘层122上。第三绝缘层123可以与有源层110的第一区111、第二区112和第三区113重叠。根据一些实施例，第三绝缘层123可以完全位于基板101的上表面上。
[0104]
第三绝缘层123可以包括氮化硅。因为氮化硅包含相对大量的氢，所以氢可以从包括氮化硅的第三绝缘层123流入到有源层110中。根据一些实施例，第三绝缘层123的厚度123t可以是大约至大约
[0105]
栅绝缘层120的与有源层110的第一区111重叠的第一部分的厚度可以大于栅绝缘层120的与有源层110的第二区112重叠的第二部分的厚度。栅绝缘层120的第一部分的厚度可以是第一绝缘层121的厚度121t、第二绝缘层122的厚度122t和第三绝缘层123的厚度
123t之和，并且栅绝缘层120的第二部分的厚度可以是第一绝缘层121的厚度121t和第三绝缘层123的厚度123t之和。栅绝缘层120的与有源层110的第三区113重叠的第三部分的厚度可以基本上等于栅绝缘层120的第一部分的厚度。
[0106]
栅绝缘层120的第一部分的等效氧化物厚度可以大于栅绝缘层120的第二部分的等效氧化物厚度。栅绝缘层120的第三部分的等效氧化物厚度可以基本上等于栅绝缘层120的第一部分的等效氧化物厚度。等式1是用于获得等效氧化物厚度的等式。在等式1中，eot表示等效氧化物厚度，ε
siox
表示氧化硅的介电常数，ε表示绝缘层的介电常数，并且t表示绝缘层的厚度。表1示出了氧化硅、氮氧化硅和氮化硅的介电常数。
[0107]
[等式1]
[0108]
eot＝(ε
siox
/ε)
×
t
[0109]
[表1]
[0110][0111][0112]
根据一些实施例，当包括氧化硅的第一绝缘层121的厚度121t是包括氮化硅的第二绝缘层122的厚度122t是并且包括氮化硅的第三绝缘层123的厚度123t是时，栅绝缘层120的第一部分的等效氧化物厚度是大约时，栅绝缘层120的第一部分的等效氧化物厚度是大约并且栅绝缘层120的第二部分的等效氧化物厚度是大约
[0113]
根据一些实施例，当包括氧化硅的第一绝缘层121的厚度121t是包括其中氮的原子百分比是30％的氮氧化硅的第二绝缘层122的厚度122t是并且包括氮化硅的第三绝缘层123的厚度123t是时，栅绝缘层120的第一部分的等效氧化物厚度是大约并且栅绝缘层120的第二部分的等效氧化物厚度是大约
[0114]
因为栅绝缘层120的第一部分的等效氧化物厚度相对大，所以驱动晶体管t1的驱动范围可以相对大。此外，因为栅绝缘层120的第二部分的等效氧化物厚度相对小，所以第一开关晶体管ts1的泄漏电流可以相对小。
[0115]
一般来说，当有源层的氢浓度增大或者栅绝缘层的等效氧化物厚度减小时，晶体管的泄漏电流和驱动范围可以减小，并且当有源层的氢浓度减小或者栅绝缘层的等效氧化物厚度增大时，晶体管的泄漏电流和驱动范围可以增大。在现有技术中，当有源层的氢浓度增大或者栅绝缘层的等效氧化物厚度减小以减小开关晶体管的泄漏电流时，驱动晶体管的驱动范围可能减小，使得可能减小能够由像素表现的颜色的范围。此外，在现有技术中，当有源层的氢浓度减小或者栅绝缘层的等效氧化物厚度增大以增大驱动晶体管的驱动范围时，开关晶体管的泄漏电流可能增大，使得像素可能无法稳定地表现颜色。
[0116]
然而，根据本实用新型的一些实施例，随着有源层110的第二区112的氢浓度增大或者栅绝缘层120的第二部分的等效氧化物厚度减小，第一开关晶体管ts1的泄漏电流可以减小。此外，根据本实用新型的一些实施例，随着有源层110的第一区111的氢浓度减小或者栅绝缘层120的第一部分的等效氧化物厚度增大，驱动晶体管t1的驱动范围可以增大。
[0117]
第一导电层130可以位于栅绝缘层120上。第一导电层130可以包括导电材料。第一导电层130可以具有单层结构或多层结构。根据一些实施例，第一导电层130可以具有包括钼(mo)层的单层结构。第一导电层130可以包括第一栅电极131、第二栅电极132和第三栅电极133。
[0118]
第一栅电极131可以与有源层110的第一区111重叠。第一栅电极131和有源层110的第一区111可以形成驱动晶体管t1。
[0119]
根据一些实施例，有源层110的第二区112可以电连接到第一栅电极131。当第一开关晶体管ts1是图2a至图2c中的第三晶体管t3和图2a至图2c中的第四晶体管t4中的任何一个时，有源层110的第二区112可以电连接到第一栅电极131。
[0120]
第二栅电极132可以与有源层110的第二区112重叠。第二栅电极132可以是第一栅图案130a、第二栅图案130b、第三栅图案130c和第四栅图案130d中的任何一个。第二栅电极132和有源层110的第二区112可以形成第一开关晶体管ts1。
[0121]
第三栅电极133可以与有源层110的第三区113重叠。第三栅电极133可以是第五栅图案130e、第六栅图案130f和第七栅图案130g中的任何一个。第三栅电极133和有源层110的第三区113可以形成第二开关晶体管ts2。
[0122]
第一层间绝缘层103可以位于第一导电层130上。第一层间绝缘层103可以包括氧化硅或氮化硅等。第一层间绝缘层103可以具有单层结构或多层结构。根据一些实施例，第一层间绝缘层103可以具有包括氮化硅层的单层结构。
[0123]
第二导电层140可以位于第一层间绝缘层103上。第二导电层140可以包括导电材料。第二导电层140可以具有单层结构或多层结构。根据一些实施例，第二导电层140可以具有包括钼(mo)层的单层结构。第二导电层140可以包括第一电容器电极141。
[0124]
第一电容器电极141可以与第一栅电极131重叠。第一栅电极131和第一电容器电极141可以形成存储电容器cst。
[0125]
根据一些实施例，有源层110的第二区112可以电连接到第一电容器电极141。当第一开关晶体管ts1是图2a中的第二晶体管t2和图2a中的第五晶体管t5中的任何一个时，有
源层110的第二区112可以电连接到第一电容器电极141。
[0126]
第二层间绝缘层104可以位于第二导电层140上。第二层间绝缘层104可以包括氧化硅或氮化硅等。第二层间绝缘层104可以具有单层结构或多层结构。根据一些实施例，第二层间绝缘层104可以具有包括顺序地堆叠的氧化硅层和氮化硅层的多层结构。
[0127]
第三导电层150可以位于第二层间绝缘层104上。第三导电层150可以包括导电材料。第三导电层150可以具有单层结构或多层结构。根据一些实施例，第三导电层150可以具有包括顺序地堆叠的钛(ti)层、铝(al)层和钛(ti)层的多层结构。第三导电层150可以包括传输图2a中的写栅信号gw、图2a中的补偿栅信号gc、图2a中的初始化栅信号gi、图2a中的旁路控制信号eb、图2a中的第一发射控制信号em1、图2a中的第二发射控制信号em2、图2a中的初始化电压vint、图2a中的参考电压vref和图2a中的偏置电压vbias的线路。
[0128]
第一通孔绝缘层105可以位于第三导电层150上。第一通孔绝缘层105可以包括有机绝缘材料和/或无机绝缘材料。第一通孔绝缘层105可以具有单层结构或多层结构。根据一些实施例，第一通孔绝缘层105可以具有包括聚酰亚胺(pi)层的单层结构。
[0129]
第四导电层160可以位于第一通孔绝缘层105上。第四导电层160可以包括导电材料。第四导电层160可以具有单层结构或多层结构。根据一些实施例，第四导电层160可以具有包括顺序地堆叠的钛(ti)层、铝(al)层和钛(ti)层的多层结构。第四导电层160可以包括传输图2a中的数据电压data和图2a中的第一电源电压elvdd的线路。有源层110、栅绝缘层120、第一导电层130、第一层间绝缘层103、第二导电层140、第二层间绝缘层104、第三导电层150、第一通孔绝缘层105和第四导电层160可以形成像素电路pc。
[0130]
第二通孔绝缘层106可以位于第四导电层160上。第二通孔绝缘层106可以包括有机绝缘材料和/或无机绝缘材料。第二通孔绝缘层106可以具有单层结构或多层结构。根据一些实施例，第二通孔绝缘层106可以具有包括聚酰亚胺(pi)层的单层结构。
[0131]
第一电极170可以位于第二通孔绝缘层106上。第一电极170可以包括透明导电氧化物或金属等。第一电极170可以具有单层结构或多层结构。根据一些实施例，第一电极170可以具有包括顺序地堆叠的氧化铟锡(ito)层、银(ag)层和氧化铟锡(ito)层的多层结构。
[0132]
像素限定层107可以位于第一电极170上。像素限定层107可以限定暴露第一电极170的至少一部分的像素开口。像素限定层107可以包括有机绝缘材料和/或无机绝缘材料。像素限定层107可以具有单层结构或多层结构。根据一些实施例，像素限定层107可以具有包括聚酰亚胺(pi)层的单层结构。
[0133]
中间层180可以位于由像素开口暴露的第一电极170以及像素限定层107上。中间层180可以包括第一功能层181、发射层182和第二功能层183。
[0134]
第一功能层181可以位于由像素开口暴露的第一电极170以及像素限定层107上。第一功能层181可以包括空穴注入层(“hil”)和/或空穴传输层(“htl”)。可替代地，第一功能层181可以被省略。
[0135]
发射层182可以位于第一功能层181上。发射层182可以位于像素开口中。发射层182可以包括有机发光材料、无机发光材料或量子点等。
[0136]
根据一些实施例，有机发光材料可以包括低分子量有机化合物或高分子量有机化合物。例如，低分子量有机化合物可以包括酞菁铜、n,n'-二苯基联苯胺或三(8-羟基喹啉)铝等，并且高分子量有机化合物可以包括聚(3,4-乙撑二氧噻吩)、聚苯胺、聚(对苯撑乙烯)
或聚芴等。
[0137]
根据一些实施例，量子点可以包括包含ii-vi族化合物、iii-v族化合物、iv-vi族化合物、iv族元素、iv族化合物或者它们的组合的核。根据一些实施例，量子点可以具有包括核和围绕核的壳的核-壳结构。壳可以用作用于通过防止核的化学改性来维持半导体特性的保护层，并且用作用于将电泳特性赋予量子点的充电层。
[0138]
第二功能层183可以位于第一功能层181上，其中发射层182介于第一功能层181与第二功能层183之间。第二功能层183可以包括电子传输层(“etl”)和/或电子注入层(“eil”)。可替代地，第二功能层183可以被省略。
[0139]
第二电极190可以位于中间层180上。第二电极190可以包括透明导电氧化物或金属等。第二电极190可以具有单层结构或多层结构。第一电极170、中间层180和第二电极190可以形成发光二极管ed。
[0140]
图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16和图17是示出根据一些实施例的制造显示装置1的方法的图。例如，图5至图17可以示出制造参考图3和图4描述的显示装置1的方法。
[0141]
参考图5和图6，可以在缓冲层102上形成有源层110。根据一些实施例，在缓冲层102上形成非晶硅层之后，可以通过将非晶硅层结晶来形成多晶硅层。然后，可以通过图案化多晶硅层来形成有源层110。
[0142]
参考图7，可以在有源层110上顺序地形成第一绝缘层121和第二绝缘层122。首先，可以在有源层110上形成包括氧化硅的第一绝缘层121。然后，可以在第一绝缘层121上形成包括氮化硅和氮氧化硅中的一种的第二绝缘层122。
[0143]
参考图8、图9和图10，可以在第二绝缘层122上形成光致抗蚀剂层prl。光致抗蚀剂层prl可以与有源层110的第一区111和第三区113重叠，并且可以不与有源层110的第二区112重叠。
[0144]
根据一些实施例，如图8中所示，光致抗蚀剂层prl可以仅与有源层110的第一区111和第三区113重叠。换句话说，光致抗蚀剂层prl可以不与有源层110的在有源层110的第一区111和第三区113外面的剩余区重叠。
[0145]
根据一些实施例，如图9中所示，光致抗蚀剂层prl可以与有源层110的在有源层110的第二区112外面的剩余区重叠。根据一些实施例，光致抗蚀剂层prl可以限定与有源层110的第二区112重叠的孔hl。
[0146]
参考图11，可以使用光致抗蚀剂层prl作为蚀刻停止层来蚀刻第二绝缘层122的与有源层110的第二区112重叠的部分。根据一些实施例，可以通过干蚀刻方法来蚀刻第二绝缘层122。因为包括氧化硅的第一绝缘层121的蚀刻选择性与包括氮化硅和氮氧化硅中的一种的第二绝缘层122的蚀刻选择性不同，所以在蚀刻第二绝缘层122的工艺中，第一绝缘层121可以部分地被蚀刻或者基本上不被蚀刻。
[0147]
参考图12，可以去除光致抗蚀剂层prl，并且可以在第二绝缘层122上形成第三绝缘层123。首先，可以去除光致抗蚀剂层prl。然后，可以在第二绝缘层122上形成包括氮化硅的第三绝缘层123。
[0148]
参考图13和图14，可以在第三绝缘层123上形成第一导电层130。导电材料可以被沉积在第三绝缘层123上并且被图案化以形成第一导电层130。
[0149]
参考图15，可以在第一导电层130上形成第一层间绝缘层103。
[0150]
参考图16和图17，可以在第一层间绝缘层103上形成第二导电层140。导电材料可以被沉积在第一层间绝缘层103上并且被图案化以形成第二导电层140。
[0151]
图18是示出根据一些实施例的显示装置2的截面图。
[0152]
参考图18，显示装置2可以包括基板101、缓冲层102、有源层110、栅绝缘层120、第一导电层130、第一层间绝缘层103、第二导电层140、第二层间绝缘层104、第三导电层150、第一通孔绝缘层105、第四导电层160、第二通孔绝缘层106、第一电极170、像素限定层107、中间层180和第二电极190。除了栅绝缘层120之外，参考图18描述的显示装置2可以与参考图3和图4描述的显示装置1基本上相同或相似。相应地，重复组件的描述将被省略。
[0153]
栅绝缘层120可以位于有源层110上。栅绝缘层120可以包括第一绝缘层121和第二绝缘层122。
[0154]
第一绝缘层121可以位于缓冲层102上，并且可以部分地覆盖有源层110。第一绝缘层121可以与有源层110的第一区111和第三区113重叠，并且可以不与有源层110的第二区112重叠。根据一些实施例，第一绝缘层121可以仅与有源层110的第一区111和第三区113重叠。根据一些实施例，第一绝缘层121可以与有源层110的在有源层110的第二区112外面的剩余区重叠。
[0155]
第一绝缘层121可以包括氧化硅。
[0156]
根据一些实施例，第一绝缘层121的厚度121t可以是大约至大约
[0157]
第二绝缘层122可以位于第一绝缘层121上。第二绝缘层122可以与有源层110的第一区111、第二区112和第三区113重叠。根据一些实施例，第二绝缘层122可以完全位于基板101的上表面上。
[0158]
第二绝缘层122可以包括氧化硅。根据一些实施例，第二绝缘层122的厚度122t可以是大约至大约
[0159]
栅绝缘层120的与有源层110的第一区111重叠的第一部分的厚度可以大于栅绝缘层120的与有源层110的第二区112重叠的第二部分的厚度。栅绝缘层120的第一部分的厚度可以是第一绝缘层121的厚度121t和第二绝缘层122的厚度122t之和，并且栅绝缘层120的第二部分的厚度可以是第二绝缘层122的厚度122t。栅绝缘层120的与有源层110的第三区113重叠的第三部分的厚度可以基本上等于栅绝缘层120的第一部分的厚度。
[0160]
栅绝缘层120的第一部分的等效氧化物厚度可以大于栅绝缘层120的第二部分的等效氧化物厚度。根据一些实施例，当包括氧化硅的第一绝缘层121的厚度121t是并且包括氧化硅的第二绝缘层122的厚度122t是时，栅绝缘层120的第一部分的等效氧化物厚度可以是大约并且栅绝缘层120的第二部分的等效氧化物厚度可以是大约
[0161]
因为栅绝缘层120的第一部分的等效氧化物厚度相对大，所以驱动晶体管t1的驱动范围可以相对大。此外，因为栅绝缘层120的第二部分的等效氧化物厚度相对小，所以第一开关晶体管ts1的泄漏电流相对小。
[0162]
图19、图20、图21、图22和图23是示出根据一些实施例的制造显示装置2的方法的图。例如，图19至图23可以示出制造参考图18描述的显示装置2的方法。参考图19至图23描
述的制造显示装置2的方法的与参考图5至图17描述的制造显示装置1的方法的组件基本上相同或相似的组件的描述将被省略。
[0163]
参考图19，可以在缓冲层102上形成有源层110，并且可以在有源层110上形成第一绝缘层121。首先，可以在缓冲层102上形成有源层110。然后，可以在有源层110上形成包括氧化硅的第一绝缘层121。
[0164]
参考图20，可以在第一绝缘层121上形成光致抗蚀剂层prl。光致抗蚀剂层prl可以与有源层110的第一区111和第三区113重叠，并且可以不与有源层110的第二区112重叠。
[0165]
参考图21，可以使用光致抗蚀剂层prl作为蚀刻停止层来蚀刻第一绝缘层121的与有源层110的第二区112重叠的部分。根据一些实施例，可以通过干蚀刻方法来蚀刻第一绝缘层121。因为有源层110的蚀刻选择性和第一绝缘层121的蚀刻选择性不同，所以在蚀刻第一绝缘层121的工艺中，有源层110可以部分地被蚀刻或者可以基本上不被蚀刻。
[0166]
参考图22，可以去除光致抗蚀剂层prl，并且可以用氢等离子体来处理有源层110。首先，可以去除光致抗蚀剂层prl。然后，可以通过第一绝缘层121用氢等离子体来处理有源层110。第一绝缘层121可以减少或基本上阻止氢流入到有源层110中。相应地，流入到有源层110的第一区111和第三区113中的氢的量可以小于流入到有源层110的第二区112中的氢的量。
[0167]
参考图23，可以在第一绝缘层121上形成第二绝缘层122。包括氧化硅的第二绝缘层122可以形成在缓冲层102上以覆盖第一绝缘层121。
[0168]
图24是示出根据一些实施例的显示装置3的截面图。
[0169]
参考图24，显示装置3可以包括基板101、缓冲层102、有源层110、栅绝缘层120、第一导电层130、第一层间绝缘层103、第二导电层140、第二层间绝缘层104、第三导电层150、第一通孔绝缘层105、第四导电层160、第二通孔绝缘层106、第一电极170、像素限定层107、中间层180和第二电极190。除了栅绝缘层120之外，参考图24描述的显示装置3可以与参考图3和图4描述的显示装置1基本上相同或相似。相应地，重复组件的描述将被省略。
[0170]
栅绝缘层120可以位于有源层110上。栅绝缘层120可以包括第一绝缘层121和第二绝缘层122。
[0171]
第一绝缘层121可以位于缓冲层102上，并且可以覆盖有源层110。第一绝缘层121可以与有源层110的第一区111、第二区112和第三区113重叠。根据一些实施例，第一绝缘层121可以完全位于基板101的上表面上。
[0172]
第一绝缘层121可以包括氧化硅。
[0173]
根据一些实施例，第一绝缘层121的厚度121t可以是大约至大约
[0174]
第二绝缘层122可以位于第一绝缘层121上。第二绝缘层122可以与有源层110的第一区111和第三区113重叠，并且可以不与有源层110的第二区112重叠。根据一些实施例，第二绝缘层122可以仅与有源层110的第一区111和第三区113重叠。根据一些实施例，第二绝缘层122可以与有源层110的在有源层110的第二区112外面的剩余区重叠。
[0175]
第二绝缘层122可以包括氮化硅和氮氧化硅中的一种。当第二绝缘层122包括氮氧化硅时，第二绝缘层122中的氮的原子百分比可以是大约10％至大约50％。
[0176]
根据一些实施例，第二绝缘层122的厚度122t可以是大约至大约
[0177]
栅绝缘层120的与有源层110的第一区111重叠的第一部分的厚度可以大于栅绝缘
层120的与有源层110的第二区112重叠的第二部分的厚度。栅绝缘层120的第一部分的厚度可以是第一绝缘层121的厚度121t和第二绝缘层122的厚度122t之和，并且栅绝缘层120的第二部分的厚度可以是第一绝缘层121的厚度121t。栅绝缘层120的与有源层110的第三区113重叠的第三部分的厚度可以基本上等于栅绝缘层120的第一部分的厚度。
[0178]
栅绝缘层120的第一部分的等效氧化物厚度可以大于栅绝缘层120的第二部分的等效氧化物厚度。
[0179]
根据一些实施例，当包括氧化硅的第一绝缘层121的厚度121t是并且包括氮化硅的第二绝缘层122的厚度122t是时，栅绝缘层120的第一部分的等效氧化物厚度可以是大约并且栅绝缘层120的第二部分的等效氧化物厚度可以是大约
[0180]
根据一些实施例，当包括氧化硅的第一绝缘层121的厚度121t是并且包括其中氮的原子百分比是30％的氮氧化硅的第二绝缘层122的厚度122t是时，栅绝缘层120的第一部分的等效氧化物厚度可以是大约120的第一部分的等效氧化物厚度可以是大约并且栅绝缘层120的第二部分的等效氧化物厚度可以是大约
[0181]
因为栅绝缘层120的第一部分的等效氧化物厚度相对大，所以驱动晶体管t1的驱动范围可以相对大。此外，因为栅绝缘层120的第二部分的等效氧化层厚度相对小，所以第一开关晶体管ts1的泄漏电流相对小。
[0182]
图25、图26、图27和图28是示出根据一些实施例的制造显示装置3的方法的图。例如，图25至图28可以示出制造参考图24描述的显示装置3的方法。参考图25至图28描述的制造显示装置3的方法的与参考图5至图17描述的制造显示装置1的方法的组件基本上相同或相似的组件的描述将被省略。
[0183]
参考图25，可以在有源层110上顺序地形成第一绝缘层121和第二绝缘层122。首先，可以在有源层110上形成包括氧化硅的第一绝缘层121。然后，可以在第一绝缘层121上形成包括氮化硅和氮氧化硅中的一种的第二绝缘层122。
[0184]
参考图26，可以在第二绝缘层122上形成光致抗蚀剂层prl。光致抗蚀剂层prl可以与有源层110的第一区111和第三区113重叠，并且可以不与有源层110的第二区112重叠。
[0185]
参考图27，可以使用光致抗蚀剂层prl作为蚀刻停止层来蚀刻第二绝缘层122的与有源层110的第二区112重叠的部分。根据一些实施例，可以通过干蚀刻方法来蚀刻第二绝缘层122。因为包括氧化硅的第一绝缘层121的蚀刻选择性与包括氮化硅和氮氧化硅中的一种的第二绝缘层122的蚀刻选择性不同，所以在蚀刻第二绝缘层122的工艺中，第一绝缘层121可以部分地被蚀刻或者可以基本上不被蚀刻。
[0186]
参考图28，可以去除光致抗蚀剂层prl，并且可以用氢等离子体来处理有源层110。首先，可以去除光致抗蚀剂层prl。然后，可以通过第一绝缘层121和第二绝缘层122用氢等离子体来处理有源层110。第二绝缘层122可以减少或基本上阻止氢流入到有源层110中。相应地，流入到有源层110的第一区111和第三区113中的氢的量可以小于流入到有源层110的第二区112中的氢的量。
[0187]
图29是示出根据一些实施例的显示装置4的截面图。
rom装置等。i/o装置240可以包括诸如键盘、小键盘、触摸板、触摸屏、鼠标装置等的输入装置以及诸如扬声器、打印机等的输出装置。电源250可以提供用于电子设备200的操作的电力。
[0198]
显示装置260可以经由总线或其它通信链路耦接到其它组件。根据一些实施例，显示装置260可以被包括在输入/输出装置240中。如上所述，在显示装置260中，开关晶体管的栅绝缘层的等效氧化物厚度可以小于驱动晶体管的栅绝缘层的等效氧化物厚度，或者驱动晶体管的有源层的氢浓度可以小于开关晶体管的有源层的氢浓度，使得开关晶体管的泄漏电流可以减小，并且驱动晶体管的驱动范围可以增大。
[0199]
壳体270可以容纳电子设备200的组件(例如，处理器210、存储装置220、储存装置230、输入/输出装置240、电源250和显示装置260)。壳体270可以包括具有相对高的刚性的材料。例如，壳体270可以包括由玻璃、塑料或金属等形成的多个框架和/或板。壳体270可以稳定地保护电子设备200的被容纳在壳体270内部的组件免受外部冲击。
[0200]
根据一些实施例的显示装置可以应用于被包括在计算机、笔记本计算机、移动电话、智能电话、智能板、pmp、pda或mp3播放器等中的显示装置。
[0201]
尽管已经参考附图描述了根据一些实施例的显示装置、制造显示装置的方法和电子设备，但是示出的实施例是示例，并且可以不脱离在所附权利要求中描述的技术精神的情况下由相关技术领域的普通技术人员修改和改变。