电子器件用基板及其制造方法与流程

本发明涉及一种电子器件用基板及其制造方法，特别是涉及一种在硅基板上形成有氮化物半导体的电子器件用基板及其制造方法。

背景技术：

1、以gan和aln为首的氮化物半导体，能够用于使用了二维电子气的高电子迁移率晶体管(hemt，high electron mobility transistor)和高耐压电子器件的制作。

2、制作在基板上生长有上述氮化物半导体的氮化物半导体晶圆是困难的，以往作为生长用基板，使用有蓝宝石基板和sic基板。然而，为了基板的大直径化(大口径化)和抑制基板的成本，也通过气相生长在硅单晶基板上进行氮化物半导体的外延生长。相较于蓝宝石基板和sic基板，通过气相生长在硅单晶基板上制作氮化物半导体的外延生长膜时，能够使用大直径基板，因此器件的生产性高并且在容易加工这点上是有利的。但是，在使氮化物半导体在硅单晶基板上气相生长时，由于晶格常数差和热膨胀系数差所造成的应力，容易发生翘曲的增加和滑移(slip)、破裂等，因而通过生长条件和松弛层来降低应力。

3、例如，在硅单晶基板上进行外延生长时，会将aln缓冲层层叠于外露si基板上，并层叠gan-hemt结构外延层，由此制作用于功率器件和用于rf器件的外延基板。特别是，为了使用于功率器件的外延基板变得高耐压，需要制作gan的外延层的厚度增厚的硅基氮化镓(gan on si)(硅单晶上的gan)。要使外延层的厚度增厚，只要使作为生长用基板的硅单晶基板增厚来进行外延生长即可。并且，作为使硅单晶基板增厚的方法，有将2片硅单晶基板贴合的方法。专利文献1中公开了将经贴合的基板的厚度设为2mm以上。此外，专利文献2中公开了如下技术：作为要贴合的2片基板的组合，接合晶圆(base wafer)的面取向为{111}，并且基底晶圆的面取向为{100}且电阻率为0.1ωcm以下。

4、现有技术文献

5、专利文献

6、专利文献1：日本特开2021-014376号公报

7、专利文献2：日本特开2021-027186号公报

技术实现思路

1、（一）要解决的技术问题

2、如上所述，已知将专利文献1、专利文献2所公开的将2片基板结合而成的结合基板(贴合基板)用作生长用基板的技术。然而，仍谋求一种断裂强度进一步高的电子器件用基板。

3、本发明为了解决上述技术问题而完成，目的在于提供一种电子器件用基板及其制造方法，该电子器件用基板为在硅单晶上形成有氮化物半导体的电子器件用基板且断裂强度更高。

4、（二）技术方案

5、为了解决上述技术问题，本发明提供一种电子器件用基板，其为在硅单晶的结合基板上形成有氮化物半导体膜的电子器件用基板，其特征在于：所述结合基板为晶面取向为{111}的第一硅单晶基板与晶面取向为{111}的第二硅单晶基板隔着氧化膜进行结合而成的基板，所述氧化膜的膜厚为2nm以上且470nm以下。

6、如此，只要在于硅单晶的结合基板上形成有氮化物半导体膜的电子器件用基板中，结合基板为隔着氧化膜进行结合而成的基板，且该氧化膜的膜厚薄至2nm以上且470nm以下，则能够制成断裂强度更高的电子器件用基板。

7、此外，本发明提供一种电子器件用基板，其为在硅单晶的结合基板上形成有氮化物半导体膜的电子器件用基板，其特征在于：所述结合基板为晶面取向为{111}的第一硅单晶基板与第二硅单晶基板隔着氧化膜进行结合而成的基板，所述氧化膜的膜厚为2nm以上且470nm以下。

8、在这样的方案中，只要在于硅单晶的结合基板上形成有氮化物半导体膜的电子器件用基板中，结合基板为隔着氧化膜进行结合而成的基板，且该氧化膜的膜厚薄至2nm以上且470nm以下，则也能够制成断裂强度更高的电子器件用基板。

9、此时，能够将所述第二硅单晶基板的晶面取向设为{100}。

10、即便将第一硅单晶基板与第二硅单晶基板设定为这样的晶面取向的组合，也能够制成断裂强度高的电子器件用基板。

11、此外，在本发明的电子器件用基板中，能够将所述氧化膜的膜厚设为2nm以上且190nm以下。

12、在本发明的电子器件用基板中，将氧化膜的膜厚设定为这样的范围，能够制成断裂强度高的电子器件用基板。

13、此时，所述结合基板优选为：所述第一硅单晶基板与所述第二硅单晶基板以所述第一硅单晶基板的缺口与所述第二硅单晶基板的缺口发生了15°~165°的旋转错位的状态进行结合而成的基板。

14、若为这样的基板，则能够制成断裂强度更高的电子器件用基板。

15、此外，能够将所述结合基板的直径设为300mm以上。

16、如此，本发明的断裂强度高的基板对直径为300mm以上这样大直径的电子器件用基板特别有效。

17、此外，本发明提供一种电子器件用基板的制造方法，其为在硅单晶的结合基板上形成有氮化物半导体膜的电子器件用基板的制造方法，其特征在于，具有：准备晶面取向为{111}的第一硅单晶基板与晶面取向为{111}的第二硅单晶基板的工序；将氧化膜形成于所述第一硅单晶基板及所述第二硅单晶基板中的至少一者的表面的工序；将所述第一硅单晶基板与所述第二硅单晶基板隔着所述氧化膜叠合，并进行热处理，由此结合所述第一硅单晶基板与所述第二硅单晶基板，制作所述结合基板的工序；及使所述氮化物半导体膜在所述结合基板的所述第一硅单晶基板的表面上外延生长的工序，以使隔开所述第一硅单晶基板与所述第二硅单晶基板的氧化膜的膜厚成为2nm以上且470nm以下的方式，形成在形成所述氧化膜的工序中形成的氧化膜的膜厚。

18、若为这样的本发明的电子器件用基板的制造方法，则能够使结合基板为隔着氧化膜进行结合而成的基板，且使该氧化膜的膜厚薄至2nm以上且470nm以下，因此能够制造出断裂强度更高的电子器件用基板。

19、此外，本发明提供一种电子器件用基板的制造方法，其为在硅单晶的结合基板上形成氮化物半导体膜的电子器件用基板的制造方法，其特征在于，具有：准备晶面取向为{111}的第一硅单晶基板与第二硅单晶基板的工序；将氧化膜形成于所述第一硅单晶基板及所述第二硅单晶基板中的至少一者的表面的工序；将所述第一硅单晶基板与所述第二硅单晶基板隔着所述氧化膜叠合，并进行热处理，由此结合所述第一硅单晶基板与所述第二硅单晶基板，制作所述结合基板的工序；及使所述氮化物半导体膜在所述结合基板的所述第一硅单晶基板的表面上外延生长的工序，以使隔开所述第一硅单晶基板与所述第二硅单晶基板的氧化膜的膜厚成为2nm以上且470nm以下的方式，形成在形成所述氧化膜的工序中形成的氧化膜的膜厚。

20、即便在这样的方案中，若为本发明的电子器件用基板的制造方法，则能够使结合基板为隔着氧化膜进行结合而成的基板，且使该氧化膜的膜厚薄至2nm以上且470nm以下，因此能够制造出断裂强度更高的电子器件用基板。

21、此时，能够将所述第二硅单晶基板的晶面取向设为{100}。

22、即便将第一硅单晶基板与第二硅单晶基板设定为这样的晶面取向的组合，也能够制造断裂强度高的电子器件用基板。

23、此外，在本发明的电子器件用基板的制造方法中，能够以使隔开所述第一硅单晶基板与所述第二硅单晶基板的氧化膜的膜厚成为2nm以上且190nm以下的方式，形成在形成所述氧化膜的工序中形成的氧化膜的膜厚。

24、本发明中，将氧化膜的膜厚设定为这样的范围，能够制造断裂强度高的电子器件用基板。

25、此时，优选将所述第一硅单晶基板与所述第二硅单晶基板以所述第一硅单晶基板的缺口与所述第二硅单晶基板的缺口发生了15°~165°的旋转错位的状态进行结合。

26、若为这样的制造方法，则能够制造断裂强度更高的电子器件用基板。

27、此外，能够将所准备的所述第一硅单晶基板及所述第二硅单晶基板的直径设为300mm以上。

28、通过本发明的制造方法制造的电子器件用基板这样的断裂强度高的基板，在制造直径为300mm以上这样的大直径的电子器件用基板方面特别有效。

29、（三）有益效果

30、由于本发明的电子器件用基板的结合基板为隔着氧化膜进行结合而成的基板，且该氧化膜的膜厚薄至2nm以上且470nm以下，因此能够提供断裂强度更高的电子器件用基板。此外，本发明的电子器件用基板的制造方法能够制造这样的电子器件用基板。因此，除了提升形成有氮化物半导体膜的电子器件用基板的质量以外，还能够提升生产性。