一种半导体器件以及制备方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件以及制备方法、电子
目.ο
【背景技术】
[0002]随着半导体技术的不断发展，使用微电子机械系统(Micro Electro MechanicalSystem,MEMS)技术制作而成的MEMS器件十分引人注目。MEMS器件是在半导体基板上制作微小的MEMS结构体，来用作传感器、振子等用途。在该MEMS结构体上设有固定电极和可动电极，通过使用可动电极的挠曲来检测产生于固定电极的静电电容等，来获得作为MEMS器件的特性。
[0003]在MEMS器件制备过程中首先提供基底，在所述基底上形成底部电极，然后在所述底部电极上形成牺牲材料层等叠层，然后图案化所述叠层形成开口，在形成所述开口的过程中存在以下两个问题:首先，所述开口的侧壁受到损害和侧向侵蚀(undercut，也称为底切)，其次，在所述MEMS器件制备完成之后缺陷检测也变得更加困难，引起大量的脱落问题。
[0004]因此，需要对现有技术中所述MEMS器件的制备方法作进一步的改进，以便消除上述问题。
【发明内容】
[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括:
[0007]提供基底，在所述基底上形成有底部电极和第一介电层；
[0008]在所述第一介电层上依次形成牺牲材料层、第二介电层和顶部电极；
[0009]图案化所述顶部电极，以形成开口，露出所述第二介电层；
[0010]以所述顶部电极为掩膜蚀刻所述第二介电层，以露出所述牺牲材料层；
[0011]以所述顶部电极和所述第二介电层为掩膜蚀刻所述牺牲材料层，以将所述开口转移至所述牺牲材料层中，露出所述第一介电层；
[0012]其中，所述顶部电极的蚀刻速度和所述牺牲材料层的蚀刻速度相近。
[0013]可选地，图案化所述顶部电极的气氛包括HBr气体，以形成所述开口。
[0014]可选地，图案化所述顶部电极的气氛包括Cl2、O2以及HBr。
[0015]可选地,所述Cl2、O2 和 HBr 的流量分别为 80_150sccm、Ι-lOsccm 和 80_150sccm ；
[0016]图案化所述顶部电极的压力为l-20mtorr，源功率为400_600w，偏执功率为50-70wo
[0017]可选地，蚀刻所述牺牲材料层的气氛包括SF6、C4F8和02。
[0018]可选地，所述SF6、C4F8 和 O2 的流量分别为 60-100sccm、700-1100sccm 和200_400sccm ；
[0019]蚀刻所述牺牲材料层的压力为60-100mtom源功率为1000-1500w，偏执功率为
60-100wo
[0020]可选地，蚀刻所述第二介电层的气氛包括CF4和CHF3。
[0021]可选地，图案化所述顶部电极的方法包括:
[0022]在所述顶部电极的上方形成具有所述开口图案的掩膜层；
[0023]以所述掩膜层为掩膜蚀刻所述顶部电极表面氧化形成的氧化物层；
[0024]以所述掩膜层为掩膜蚀刻所述顶部电极，以形成所述开口。
[0025]可选地，蚀刻所述氧化物层的压力为l_20mtorr，源功率为400-600?，偏执功率为30-50w，蚀刻气氛为 50-200sccm CF4。
[0026]本发明还提供了一种基于上述的方法制备得到的半导体器件。
[0027]本发明还提供了一种电子装置，包括上述的半导体器件。
[0028]本发明为了解决所述半导体器件制备过程中存在的侧壁轮廓被破坏、发生侧向侵蚀的问题，提供了一种新的方法，在所述方法中将原来的两个蚀刻步骤分为多个蚀刻步骤，并且在每个蚀刻步骤中根据材料的不同选择不同的蚀刻条件和气氛，以使所述牺牲材料层的蚀刻速度和所述顶部电极的蚀刻速度大致相同，从而避免了由于速度不同而且引起的侧壁被损坏和侧向侵蚀的弊端，进一步提高了器件的良率和性能。
【附图说明】
[0029]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0030]图1a-1c为现有技术中所述MEMS器件的制备过程示意图；
[0031]图2为现有技术中MEMS器件存在的缺陷的SEM图；
[0032]图3a_3e为本发明一【具体实施方式】中所述MEMS器件的制备过程示意图；
[0033]图4为本发明一【具体实施方式】中所述MEMS器件的制备工艺流程图。
【具体实施方式】
[0034]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0035]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0036]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0037]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0038]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0039]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0040]实施例1
[0041]目前MEMS器件的制备方法如图1a-1c所示，首先提供基底，所述基底上形成有底部电极(图中未示出)，然后在所述底部电极上形成第一介电层101、牺牲材料层102、第二介电层103以及顶部电极104,然后在所述顶部电极104形成图案化的掩膜层105,所述图案化的掩膜层105中形成有开口图案，如图1a所示；然后以所述掩膜层105为掩膜蚀刻所述顶部电极104,在所述顶部电极104中形成凹槽,如图1b所示；在该步骤中蚀刻压力为4mtorr，源功率为500w，偏执功率为40w，蚀刻气氛为100sccmCF4进行蚀刻，然后再以所述掩膜层105为掩膜蚀刻所述底部电极上方的叠层，包括牺牲材料层102、第二介电层103以及顶部电极104，如图1c所示，在该步骤中蚀刻压力为1mtorr，源功率为500w，偏执功率为60w, 120sccm Cl2、4sccm02、8sccmCF4 的蚀刻气氛进打蚀刻。
[0042]所述方法通过两个步骤蚀刻位于所述底部电极上方的叠层，但是通过所述方法制备得到的开口的侧壁性能很差，在蚀刻过程中其侧壁受到损坏，同时底部过度蚀刻引起侧向侵蚀现象(undercut，亦称为底切)，如图2虚线圆圈所示，为了找到产生所述缺陷的原因，申请人进行了大量的分析，发现在所述方法中所述牺牲材料层102选用Ge，顶部电极104选用SiGe，而且在第二步蚀刻中需要蚀刻穿透14KSiGe+0.5K0x+5KGe的叠层，其中，所述SiGe层和Ge层均选用Cl2/02的蚀刻气氛,而所述蚀刻气氛对于所述SiGe层和Ge层的蚀刻速率是不同的，其中两者蚀刻速率比为Ge =SiGe = 1.9:1，由于两者蚀刻速率不同，而且所述Ge的蚀刻速度较大，因此引起所述Ge的侧向侵蚀现象。
[0043]申请人为了解决该技术问题，对所述方法进行了改进，提出了一种新的方法，下面结合附图3a_3e对所述方法做详细的说明。
[0044]首先，执行步骤201，首先提供基底，所述基底上形成有底部电极以及位于所述底部电极上方的第一介电层201。
[0045]具体地，如图3a所示，所述基底包括半导体衬底，以及在所述衬底上形成的各种有源器件，其中所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
[0046]在所述半导体衬底上形成各种有源器件，例如在所述半导体衬底上形成CMOS器件以及其他的有源器件，所述有源器件并不局限于某一种。
[0047]在所述基底上形成底部电极的方法包括但不局限于下述示例:在所述基底上沉积层间介电层，然后在所述层间介电层上形成图案化的光刻胶层，所述光刻胶层上形成有底部电极的图案，然后以所述光刻胶层为掩膜图案化所述层间介电层，以在所述层间介电层中形成多个开口。
[0048]然后在所述开口中填充金属材料，以形成金属层，以形成所述底部电极。其中，所述金属材料可以选用铝、铜、金、银、钨及其他类似材料。
[0049]接着在所述底部电极上方形成第一介电层201，所述第一介电层201可以使用例如氧化物、碳氟化合物(CF)、掺碳氧化硅(S1C)、或