一种半导体器件及其制备方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子
目-Ο
【背景技术】
[0002]在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了 3D 集成电路(integrated circuit, 1C)技术，3D 集成电路(integrated circuit, IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。
[0003]因此，目前在所述3D集成电路(integrated circuit, 1C)技术中大都采用娃通孔(Through Silicon Via, TSV),娃通孔是一种穿透娃晶圆或芯片的垂直互连，TSV的制备方法可以在硅晶圆上以蚀刻或雷射方式钻孔(via)，再以导电材料如铜、多晶硅、钨等物质填满，从而实现不同硅片之间的互联。
[0004]由于硬脂酸四乙氧基硅烷(SATE0S)具有良好的覆盖和隔离性能，在MEMS器件中在形成TSV或者其他互联结构时通常会选用硬脂酸四乙氧基硅烷(SATE0S)作为隔离层，在沉积所述硬脂酸四乙氧基硅烷(SATE0S)时不可避免的会产生气泡(gas)，因此，需要执行热退火，以去除所述气泡，但是所述热退火会引起所述硬脂酸四乙氧基硅烷(SATE0S)的碎裂脱落，造成器件性能失效。
[0005]因此，需要对现有技术做进一步的改进，以便消除上述问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括:
[0008]步骤S1:提供第一基底，在所述第一基底上形成有元器件和位于所述元器件上方的金属互联结构，所述金属互联结构嵌于介电层中；在所述介电层上依次形成有第二基底和第一隔离层；
[0009]步骤S2:图案化所述第一隔离层、所述第二基底和所述介电层，以形成开口，露出所述金属互联结构；
[0010]步骤S3:沉积第二隔离层，以部分填充所述开口并覆盖所述第一隔离层；
[0011]步骤S4:去除所述第一隔离层上的部分所述第二隔离层，以减小所述第二隔离层的厚度，降低所述第二隔离层的应力。
[0012]可选地，在所述步骤S4中，去除部分所述第二隔离层，以使所述第二隔离层的厚度小于6K埃。
[0013]可选地，在所述步骤S3中，沉积的所述第二隔离层的厚度为8-12K埃。
[0014]可选地，在所述步骤S1中，所述第一隔离层的厚度为8-12K埃。
[0015]可选地，所述第二隔离层选用硬脂酸四乙氧基硅烷。
[0016]可选地，在所述步骤S4中选用化学机械平坦化的方法去除部分所述第二隔离层。
[0017]可选地，在所述步骤S4之后，所述方法还进一步包括:
[0018]步骤S5:执行退火步骤，以致密化所述第二隔离层；
[0019]步骤S6:去除所述开口底部和所述第一隔离层上方的所述第二隔离层，以露出所述金属互联结构和所述第一隔离层；
[0020]步骤S7:沉积导电材料层，以填充所述开口并覆盖所述第一隔离层；
[0021]步骤S8:平坦化所述导电材料层至所述第一隔离层，以形成通孔。
[0022]可选地，在所述步骤S6中去除所述第二隔离层的同时，去除部分所述第一隔离层，以使所述第一隔离层的厚度为3.5-5.5K埃。
[0023]可选地，在所述步骤S7中所述导电材料层选用金属鹤。
[0024]本发明还提供了一种基于上述的方法制备得到的半导体器件。
[0025]本发明还提供了一种电子装置，包括上述半导体器件。
[0026]本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中通过增加所述第一隔离层的厚度，并且在沉积第二隔离层之后，通过平坦化的方法去除部分所述第二隔离层，以减小所述第二隔离层的厚度，降低其应力，以避免所述第二隔离层在后续步骤中发生碎裂或者脱落，提高了器件的良率和性能。
[0027]本发明的优点在于:
[0028](1)彻底改变发生碎裂(Crack)的隔离层叠层(film stack)，使MEMS器件不在发生碎裂现象。
[0029](2)提闻了广品的良率。
【附图说明】
[0030]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0031]图la-lg为现有技术中半导体器件的制备过程剖面示意图；
[0032]图2a_2h为本发明一实施方式中半导体器件的制备过程剖面示意图；
[0033]图3为本发明一实施方式中半导体器件的制备工艺流程图。
【具体实施方式】
[0034]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0035]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0036]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0037]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0038]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0039]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外