本发明涉及一种利用测试程序防止晶圆Map图移位的方法,属于集成电路测试技术领域。
背景技术:
对集成电路管芯的测试由测试系统和探针台经过精密对接共同完成,通过晶圆测试对所有管芯进行分类:即失效的管芯和合格的管芯;为了满足先进的工艺和自动化的要求,现在很少用墨点来区分管芯的好与坏,而是采用电子式Map图,该Map图是探针台在测试过程中自动生成的。Map图不仅记录着管芯的好与坏还记载着被测管芯的其它测试状态信息;把测试过的晶圆和电子式Map图同步传递到下一道工序,比如:把Map图输入,该工序的设备就能自动完成操作,真正做到了生产线自动化。
由于集成电路制造工艺的不断进步,晶圆直径达到了300mm,管芯的线条达55nm或更微细、管芯面积更小,一枚晶圆上可以制作万个以上管芯;完成逐个管芯的测试,时间很长,为了提高测试效率、节省成本,通常根据管芯的结构和特点采用多site(site:通常业内人士指晶圆上的一个管芯位置叫一个site)并行测试方法,这里说的多site并行测试:是指在一台测试机上可同时对多个集成电路管芯进行全自动检测,通过专门设计制作的探针卡可以同时连接到多个管芯的引脚上,使得测试机可以同时进行多个管芯的测试,并记录多个管芯的测试结果,通过单位时间内增加被测管芯的数量来提高测试机的吞吐率,减少测试机闲置资源,提高了测试设备的利用率,大大降低了能耗,减少了测试厂房的占地面积。但是在使用某型号探针台进行多site并行测试过程中用现有的方法Map图常常发生移位;移位,就是管芯的位置坐标是固定的,而完成测试给出的Map图坐标与实际结果发生的上下或者左右移位,给出的测试结果就会有偏差,造成了合格管芯与失效管芯的误 判,为了防止多site并行测试过程中Map图移位发生,如何解决多site并行测试过程中Map图移位,是本领域技术人员亟待解决的关键技术问题之一。
技术实现要素:
本发明的目的是解决多site并行测试过程中Map图移位的发生,找到了一个有效、可靠的预防方法;
本发明的技术解决方案包括如下步骤:
步骤一:在多site并行测试程序中设定探针卡探针固定标志site作为定位标志,该site坐标值和测试bin(Bin值是指自动测试时,为了区分管芯的失效类型,通常用Bin值表示,通常测试程序软件设定Bin 1为合格管芯、Bin 2为接触失效等。)值设定为特殊标识数值;
步骤二:开始晶圆测试时,第一次touchdow(是指探针扎在芯片压点上,探针的运行轨迹是扎下抬起为一个完整动作)探针停在设定好的坐标位置,测试程序自动读出定位site坐标值和测试bin值。
步骤三:测试程序判定读取出的数据值与设定数据值不一致时,测试机会报警,设备自动停止运行,等待处理。这里说的测试程序是指集成电路程序,该程序是基于所采用的测试机为平台和开发语言编写,内容包括被测管芯与测试机的连接、各种电信号输入和测量输出、测试结果处理等。
在步骤一中,编制多site测试程序时设定site3作为定位坐标和bin值,比如site3的坐标为(0.0),bin值设定为111;也可以为其它值。
在步骤二中第一个touchdown,探针停在定位site3处,测试程序自动读取site 3的坐标值和bin值。
附图说明
下面结合附图和具体实施方案对本发明做进一步说明:
图1为本申请一实施提供的管芯压点的结构示意图。
图2为本申请一实施提供的探针的结构示意图。
图3为本申请一实施提供的16site探针排列方式的示意图。
图4为本申请一实施提供的电子式map图。
图5为本申请一实施提供的map图定位设定。
具体实施方式
下面就本发明将结合附图作进一步详述:在此,本发明的示意性实施实例及其说明仅限于用于解释,但并不作为对本发明的限定。
管芯压点与探针如图1、图2所示
以信息安全芯片16site 8*2排列方式为例;如图3所示
用16site探卡设定完程序,形成一个电子式map图,如图4所示。通常每个品种的晶圆周边作为无效管芯处理,用M(MARK)表示,在此发明中该无效管芯可作为标志site使用;
所述发明测试程序设定:在编制多site测试程序时设定site3作为定位坐标和bin值,比如site3的坐标为(0.0),bin值设定为111,也可以为其它值;
进一步的是测试程序读取:第一个touchdown,探针停在定位site3处,测试程序自动读取site 3的坐标值和bin值,此时,site3的坐标应为0.0,,bin值设定为111;如图5位置;
进一步的是测试程序判定:如果固定site3读取的坐标值和bin值与测试机测试程序中设定的参数不一致时,则测试机会报警,不进行下一步测试动作,等待处理。
本发明利用测试程序定位方法可以有效防止多site测试Map图移位。
上述实施例仅是为了方便说明,本发明所主张的权利范围自应以权利要求范围所述为准,而非仅限于上述实施例。