本发明涉及一种SOC芯片漏电流的分档自动测试装置及分档自动测试方法。
背景技术：
漏电流是PN结在截止时流过的很微小的电流。在D-S设在正向偏置，G-S反向偏置，导电沟道打开后，D到S才会有电流流过。但实际上由于自由电子的存在，自由电子的附着在SIO2和N+、导致D-S有漏电流。通俗解释就是在芯片通电但是没有工作的状态下,由于PN结本身的电气特性仍然会产生一定的漏电流,在芯片规模较小时，漏电流很小,随着芯片规模快速增大,当前的漏电流已经达到很可观的程度。
随着SOC芯片规模的逐步扩大,SOC芯片的漏电流也越来越被关注。在芯片规模较小时，漏电流很小,随着芯片规模快速增大,当前的漏电流已经达到很客观的程度，由于很多移动设备对芯片漏电流功耗要求很高,因此如何在测试过程中筛选出漏电流较大的芯片是很重要的。
当前芯片的测试方法通常是在芯片封装完成后,放到PCB板上,通过控制复位脚有效让芯片处于不工作状态,测试测试电流源的功耗来测试漏电流，这种方法的缺点很明显：
1.发现问题的时间过晚,此时芯片已经完成了封装,如果发现问题芯片报废就浪费了封装费用；
2.只能全芯片测试漏电流,不能分开精细到每个芯片的电源域进行测试,如果发现漏电流大,无法定位大电流的问题电流位置,也就不能反馈到芯片生产厂进行针对性的优化处理；
3.测试工作人工完成，无法自动完成,引入了风险和加大了工作量。
技术实现要素：
本发明要解决的技术问题，在于提供一种SOC芯片漏电流的分档自动测试装置及方法,在CP测试阶段对芯片进行测试,可以对芯片的每个电源域进行单独测试并记录，并自动输出测试结果。
本发明装置是这样实现的：一种SOC芯片漏电流的分档自动测试装置，所述SOC芯片具有复数个电源域，每个电源域外设有一MTCMOS电源开关环，每个MTCMOS电源开关环外设有一钳位单元环，所述分档自动测试装置包括场景设置存储单元、门阀值存储单元、扫描控制模块、电流判断单元、EFUSE烧写控制单元、EFUSE电路单元；
所述场景设置存储单元连接扫描控制模块；所述门阀值存储单元连接电流判断单元；
所述扫描控制模块通过钳位有效控制信号线连接每个所述钳位单元环，通过关电控制信号线连接每个所述MTCMOS电源开关环；并通过复位控制信号线连接到对应电源域电路中所有寄存器单元的复位控制端；
所述扫描控制模块还连接测试模式信号及所述电流判断单元；
每个所述钳位单元环均通过一电流计连接所述电流判断单元；
所述电流判断单元、EFUSE烧写控制单元、EFUSE电路单元依次连接；且所述电流判断单元还输出漏电流过高电源域指示位信号。
进一步的，所述场景设置存储单元存储需要测试的功耗场景个数和每个功耗场景下所有电源域的开关情况；所述门阀值存储单元存储各个低功耗场景下的漏电流门阀值，当芯片在该功耗场景下的漏电流超过该值，则表示芯片在该低功耗场景下的功耗值超标。
进一步的，所述测试模式信号由CP测试机台控制输入到所述扫描控制模块,当测试模式信号为高电平时开始进行测试。
本发明方法是这样实现的：一种SOC芯片漏电流的分档自动测试方法，其特征在于：利用如权利要求1所述的SOC芯片漏电流的分档自动测试装置进行测试，测试过程如下：
(1)对芯片中的所述场景设置存储单元和所述门阀值存储单元进行配置；
(2)所述扫描控制模块在收到测试有效信号后，从场景设置存储单元中读取功耗场景和对应的电源域开关配置,从第一种场景开始测试：
(3)开始测试时,所有电源域的供电都是正常打开的，先将电路的复位控制信号置为有效；
然后将需要关电的电源域对应的钳位有效控制信号置为有效,将对应电源域的边界信号值钳位成固定值；
在钳位控制完成后,再将需要关电的电源域的关电控制信号置为有效,将电源域的MTCMOS电源开关环进行电源关断操作，而其他电源域的供电正常；然后等待一段时间让电流稳定；
之后，电流判断单元会读取各个电源域对应电流计的电流测量值和门阀值存储单元中该功耗场景的功耗门阀值,将每个电源域的电流的累加值与该功耗场景的功耗门阀值进行对比,如果该累加值小于门阀值则表示芯片在该功耗场景下的功耗表现满足产品需求为合格,否则为不合格；
然后,电流判断单元将判断结果通过漏电流过高指示位信号送往芯片外部并同时送往efuse烧写控制单元对efuse电路单元中该功耗场景是否合格的bit位进行烧写,也将测试完成；
(4)回到步骤(3)，开始下一个功耗场景的测试，直至所有功耗场景的测试均完成。
进一步的，所述测试模式信号由CP测试机台控制输入到所述扫描控制模块,当测试模式信号为高电平时开始进行测试；在测试过程中，所述CP测试机台会一直观测漏电流过高指示位信号,如果信号一旦变为有效，则表示芯片为不合格品，在CP测试机台上筛除，或通过后期读取对应efuse位进行判断筛除。
进一步的，所述扫描控制模块由状态机电路实现。
本发明具有如下优点：
1.可以在芯片CP测试阶段就对PLL(Phase Locked Loop)进行测试,在芯片出厂后最早的阶段发现问题,使浪费降到最低；CP(Chip Probe)指的是芯片尚未封装前，在wafer的阶段，就通过探针卡扎到芯片管脚上对芯片进行性能及功能测试，有时候这道工序也被称作WS(Wafer Sort)；
2.可以对芯片的每个电源域进行单独测试并记录,一旦发现漏电流大,可以定位大电流的问题电路位置,可以直接反馈到芯片生产厂进行针对性的工艺优化处理；
3.自动分场景遍历功耗测试,得到各种场景下的功耗数据,并进行自动存储；
4.自动运算并判断测试结果,节省了人工判断的风险和工作量。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明SOC芯片漏电流的分档自动测试装置的结构框图。
具体实施方式
如图1所示，本发明的SOC芯片漏电流的分档自动测试装置，所述SOC芯片具有复数个电源域(A1、A2…An)，每个电源域外设有一MTCMOS电源开关环B，每个MTCMOS电源开关环B外设有一钳位单元环C，所述分档自动测试装置100包括场景设置存储单元101、门阀值存储单元102、扫描控制模块103、电流判断单元104、EFUSE烧写控制单元105、EFUSE电路单元106；
所述场景设置存储单元101连接扫描控制模块103；所述门阀值存储单元102连接电流判断单元104；
所述扫描控制模块103可以由状态机电路实现，其通过钳位有效控制信号线103C连接每个所述钳位单元环C，通过关电控制信号线103B连接每个所述MTCMOS电源开关环B；并通过复位控制信号线103D连接到对应电源域电路中所有寄存器单元的复位控制端(未图示)；
所述扫描控制模块103还连接测试模式信号及所述电流判断单元104；
每个所述钳位单元环C均通过一电流计107连接所述电流判断单元104；
所述电流判断单元104、EFUSE烧写控制单元105、EFUSE电路单元106依次连接；且所述电流判断单元104还输出漏电流过高电源域指示位信号。
其中，
所述场景设置存储单元101存储需要测试的功耗场景个数和每个功耗场景下所有电源域的开关情况；
所述门阀值存储单元102存储各个低功耗场景下的漏电流门阀值，当芯片在该功耗场景下的漏电流超过该值，则表示芯片在该低功耗场景下的功耗值超标。比如,芯片有abcd 4个电源域,工作时的功耗场景分为3种:
功耗场景1,电源域a开电,电源域bcd关电；
功耗场景2,电源域bc开电,电源域ad关电；
功耗场景3,电源域abcd全关；
则场景设置存储单元101中就会存储需要测试3个场景值和每个场景对应的电源域开关情况。
所述扫描控制模块103用于始控制各个电源域和其周边电路配合进行漏电流测试和记录；
所述电流判断单元104用于读取各个电源域对应电流计107的电流测量值和门阀值存储单元102中该功耗场景的功耗门阀值,将每个电源域的电流的累加值与该功耗场景的功耗门阀值进行对比；
所述EFUSE烧写控制单元105用于对EFUSE电路单元106中该功耗场景是否合格的bit位进行烧写；
所述EFUSE电路单元106用于
本发明的SOC芯片漏电流的分档自动测试方法，利用上述的SOC芯片漏电流的分档自动测试装置100进行测试，测试过程如下：
(1)对芯片中的所述场景设置存储单元101和所述门阀值存储单元102进行配置；
(2)所述扫描控制模块103在收到测试有效信号后,开始控制各个电源域和其周边电路配合进行漏电流测试和记录；所述扫描控制模块从场景设置存储单元中读取功耗场景和对应的电源域开关配置,从第一种场景开始测试：
(3)开始测试时,所有电源域的供电都是正常打开的，先将电路的复位控制信号置为有效；
然后将需要关电的电源域对应的钳位有效控制信号置为有效,将对应电源域的边界信号值钳位成固定值；
在钳位控制完成后,再将需要关电的电源域的关电控制信号置为有效,将电源域的MTCMOS电源开关环C进行电源关断操作，而其他电源域的供电正常；然后等待一段时间让电流稳定；
之后，电流判断单元104会读取各个电源域对应电流计107的电流测量值和门阀值存储单元102中该功耗场景的功耗门阀值,将每个电源域的电流的累加值与该功耗场景的功耗门阀值进行对比,如果该累加值小于门阀值则表示芯片在该功耗场景下的功耗表现满足产品需求为合格,否则为不合格；
然后,电流判断单元104将判断结果通过漏电流过高指示位信号104A送往芯片外部并同时送往EFUSE烧写控制单元105对EFUSE电路单元106中该功耗场景是否合格的bit位进行烧写,也将测试完成；
(4)回到步骤(3)，开始下一个功耗场景的测试，直至所有功耗场景的测试均完成。
其中，本发明所述的测试模式信号由CP测试机台控制输入到所述扫描控制模块,当测试模式信号为高电平时开始进行测试；在测试过程中，所述CP测试机台会一直观测漏电流过高指示位信号,如果信号一旦变为有效，则表示芯片为不合格品，在CP测试机台上筛除，或通过后期读取对应efuse位进行判断筛除。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。