一种核脉冲信号采集装置及系统的制作方法

本实用新型涉及核信号处理领域，特别涉及一种核脉冲信号采集装置及系统。

背景技术：

核辐射探测技术已在核科学、核能利用、天体物理、天文学、医学、安检等领域得到了广泛的应用，而其中，高速核脉冲信号的获取是后续幅度分析、能谱测量、相关脉冲成形及堆积脉冲分离数字化处理研究的基础。而目前核脉冲信号的获取方式以传统的模拟信号获取方式为主，而众所周知的是，相较于模拟信号获取系统，数字信号获取系统较少受外部环境因素影响，具有更高的稳定性、可靠性。

技术实现要素：

本实用新型的目的在于克服现有的应用于核脉冲信号获取领域的模拟信号获取装置易受外界环境因素影响，从而导致信号获取装置稳定性差、可靠性低的问题，提供一种稳定性强、可靠性高的用于高速核脉冲信号获取的数字信号采集装置。

为了实现上述实用新型目的，本实用新型提供了以下技术方案：

一种核脉冲信号采集装置，包括FPGA处理模块及至少一个信号获取电路；

所述信号获取电路包括依次连接的跟随放大电路及ADC采样电路；所述跟随放大电路与辐射探测装置连接，其用于接收辐射探测装置采集的核脉冲模拟信号，并该核脉冲模拟信号滤波放大后输入ADC采样电路，所述ADC采样电路根据预设采样频率将所述核脉冲模拟信号处理为核脉冲数字信号；

所述FPGA处理模块用于使能控制各个信号获取电路并为各个信号获取电路中的ADC采样电路提供采样频率；所述FPGA处理模块还用于接收所述ADC采样电路输出的核脉冲数字信号，并将其输出至上位机。

进一步的，所述FPGA处理模块还包括FIFO模块，所述FPGA处理模块接收所述核脉冲数字信号后，先存入FIFO模块后，再由FIFO模块输出至上位机，设置FIFO模块的好处在于，当本实用新型提供的核脉冲采集装置包含2条及2条以上的信号获取电路时，由于FPGA处理模块只能同时将一路信号上传至上位机，此时其他路信号获取电路采集的数字信号可暂存在FIFO缓存模块中，从而保证各路信号获取电路采集的核脉冲数字信号均能被上位机获取。

进一步的，所述FPGA处理模块还包括依次连接的脉冲成形模块、幅值分析模块及存储模块；所述脉冲成形模块用于将所述核脉冲数字信号处理成形；所述幅值分析模块用于对成形的核脉冲数字信号进行幅值分析；所述存储模块用于存储统计指定采集过程中不同幅值出现的个数，具体的，脉冲成形模块将任一信号获取电路采集的数字信号进行成形处理，以方便后续的幅值分析模块分析出其脉冲幅值，当幅值分析模块获取任一脉冲幅值后，如存储模块中之前没有记录该幅值，则新开辟一存储空间，将该幅值存入存储模块，同时新设该幅值对应的计数，将该计数置为1，同样的，在后续处理过程中，幅值分析模块检测出任一脉冲的脉冲幅值与之前处理过程的脉冲幅值相同，则仅需将该幅值对应计数加一即可，这样就可以实现统计任意一个指定的采集过程中，总共出现过多少幅值，以及各幅值出现次数为多少；应注意的是本实用新型提供的采集装置中的存储模块，在任意指定的采集过程开始前，应可选的将以前的存储计数清零。

优选的，所述存储模块为双口RAM，双口RAM的优点是可以一方面与幅值分析模块连接，供其存储幅值及幅值计数数据；另一方面与输出口连接，供上位机读取数据。

一些实施例中，所述采集装置包含两条完全相同的信号获取电路，两条信号获取电路用于分别获取不同辐射探测装置的信号。

另外一些实施例中，所述FPGA处理模块还包括信号预比较模块，其设置于FPGA处理模块信号输入端，直接与所述ADC采样电路连接，其预设有一阈值，只有大于该阈值的核脉冲数字信号才能通过信号预比较模块进入FPGA内其他模块。

本实用新型同时提供稳定性强、可靠性高的一种核脉冲信号采集系统，包含上位机及如上所述的核脉冲信号采集装置，所述上位机用于接收所述核脉冲信号采集装置采集的核脉冲数字信号，并将其分析显示；同时，所述上位机还用于向所述核脉冲信号采集装置发出使能控制命令、片选命令、采样频率设置命令。

优选的，上位机与所述核脉冲信号采集装置之间通过USB接口连接。

与现有技术相比，本实用新型的有益效果：与传统的核脉冲信号数据模拟采集装置相比，本实用新型提供的核脉冲信号采集装置采用数字采集方式，可控采样频率，可通过设置信号获取电路的路数选择采集一路或多路核脉冲信号，工作稳定性强、可靠性高，同时采集处理后的数字信号相较于模拟信号，其传输距离更远，从而可以使参与分析研究的工作人员距离核脉冲信号源更远，其安全性更高。

附图说明：

图1本实用新型提供的核脉冲信号采集装置的结构框图。

图2本发明提供的核脉冲信号采集装置另一种具体实时方式的结构框图。

图3是本实用新型提供的核脉冲信号采集装置具体实施例中FPGA处理模块中信号流向图。

图4是本实用新型提供的核脉冲信号采集系统信号流向图。

图5是本实用新型在“实时采集模式”下采集的信号图。

图6是本实用新型在“高效采集模式”下采集的信号图。

具体实施方式

下面结合附图及具体实施例对本实用新型作进一步的详细描述。但不应将此理解为本实用新型上述主题的范围仅限于以下的实施例，凡基于本实用新型内容所实现的技术均属于本实用新型的范围。

实施例1：如图1所示，本实施例提供一种核脉冲信号采集装置，包括FPGA处理模块2及至少一个信号获取电路1；

所述信号获取电路1包括依次连接的跟随放大电路11及ADC采样电路12；所述跟随放大电路11与辐射探测装置（一般可简称为信号源）连接，其用于接收辐射探测装置采集的核脉冲模拟信号，并该核脉冲模拟信号滤波放大后输入ADC采样电路12，所述ADC采样电路12根据预设采样频率将所述核脉冲模拟信号处理为核脉冲数字信号；

所述FPGA处理模块2用于使能控制各个信号获取电路1并为各个信号获取电路1中的ADC采样电路12提供采样频率；所述FPGA处理模块2还用于接收所述ADC采样电路12输出的核脉冲数字信号，并将其输出至上位机。

进一步的，所述FPGA处理模块2还包括FIFO模块21，所述FPGA处理模块2接收所述核脉冲数字信号后，先存入FIFO模块21后，再由FIFO模块21输出至上位机，设置FIFO模块21的好处在于，当本实用新型提供的核脉冲采集装置包含2条及2条以上的信号获取电路1时，由于FPGA处理模块2只能同时将一路信号上传至上位机，此时其他路信号获取电路1采集的数字信号可暂存在FIFO缓存模块中，从而保证各路信号获取电路1采集的核脉冲数字信号均能被上位机获取。

进一步的，所述FPGA处理模块2还包括依次连接的脉冲成形模块22、幅值分析模块23及存储模块24；所述脉冲成形模块用于将所述核脉冲数字信号处理成形；所述幅值分析模块23用于对成形的核脉冲数字信号进行幅值分析；所述存储模块24用于存储统计指定采集过程中不同幅值出现的个数，具体的，脉冲成形模块22将任一信号获取电路1采集的数字信号进行成形处理，以方便后续的幅值分析模块23分析出其脉冲幅值，当幅值分析模块23获取任一脉冲幅值后，如存储模块24中之前没有记录该幅值，则新开辟一存储空间，将该幅值存入存储模块24，同时新设该幅值对应的计数，将该计数置为1，同样的，在后续处理过程中，幅值分析模块23检测出任一脉冲的脉冲幅值与之前处理过程的脉冲幅值相同，则仅需将该幅值对应计数加一即可，这样就可以实现统计任意一个指定的采集过程中，总共出现过多少幅值，以及各幅值出现次数为多少；应注意的是本实用新型提供的采集装置中的存储模块24，在任意指定的采集过程开始前，应可选的将以前的存储计数清零。

实施例2：如图2所示，本实施例与实施例1不同点在于，本实施例中，所述FPGA处理模块还包括信号预比较模块25，其设置于FPGA处理模块信号输入端，直接与所述ADC采样电路连接，其预设有一阈值，只有大于该阈值的核脉冲数字信号才能通过信号预比较模块进入FPGA内其他模块。具体的，我们可以通过设置该阈值的大小，让整个脉冲信号采集装置工作在“实时采集模式”或“高效采集模式”；如当我们把该阈值设置为0时，则脉冲信号采集装置工作在“实时采集模式”，此时，所述信号预比较模块25其实没有起到作用，任何自ADC采集电路12输出的核脉冲数字信号均能通过该模块进入FPGA中的其他模块，此时采集的信号如图5所示，包含大量的“无用”数据（低于一定数值的非脉冲信号）；而我们将阈值设置为其他指定值（该值为0以上，通常，核脉冲数字信号大于该值时被认为是出现了脉冲，而低于该值则认为没有出现脉冲）时，进入“高效采集模式”，只有“有用”的数据（核脉冲信号）才能进入FPGA的其他模块，此时采集的信号如图6所示，我们可以看到，图6中的信号均为大于指定值的核脉冲信号。

实施例3：本实施例与实施例1不同点在于，本实施例中，同时包含两路信号获取电路1；两条信号获取电路1分别获取不同辐射探测装置（信号源）的信号。同时，所述存储模块24为双口RAM，双口RAM的优点是可以一方面与幅值分析模块23连接，供其存储幅值及幅值计数数据；另一方面与输出口连接，供上位机读取数据，具体如图3所示。

实施例4：本实施例提供一种稳定性强、可靠性高的一种核脉冲信号采集系统，包含上位机及如实施例1至3任一个所述的核脉冲信号采集装置，所述上位机用于接收所述核脉冲信号采集装置采集的核脉冲数字信号，并将其分析显示；同时，所述上位机还用于向所述核脉冲信号采集装置发出使能控制命令、片选命令、采样频率设置命令（ADC采样电路12的采样频率的控制一般由控制ADC采样电路12的采样时钟实现，而其通常又通过FPGA处理模块2的系统时钟来实现控制），具体如图4所示。

优选的，上位机与所述核脉冲信号采集装置之间通过USB接口连接。