一种用于数字加速度计基础电容补偿电路的制作方法

文档序号:12033452阅读:350来源:国知局
一种用于数字加速度计基础电容补偿电路的制作方法与工艺

本发明涉及加速度计研究领域,具体地,涉及一种用于数字加速度计基础电容补偿电路。



背景技术:

当前加速度计广泛应用于汽车、工业自动化、航空航天及其它众多领域。相比于压阻式加速度计,电容式加速度计以其低温度灵敏性而大受欢迎。另外,和模拟加速度计相比,数字加速度计具有无需额外的adc就可以直接进行误差矫正和补偿的优势成为主流选择。

目前市场上加速度计基础电容补偿电路的设计主要是采用电容补偿阵列抵消的方式,如图3所示。但由于生产工艺的原因,基础电容很难生产的和补偿电容整列的设置一致。而本发明提出的输入共模反馈的方法,相比于传统的检测方式,能够允许敏感结构基础电容和电容补偿阵列一定程度的失调,容错性更好。

综上所述,本申请发明人在实现本申请发明技术方案的过程中,发现上述技术至少存在如下技术问题:

在现有技术中,现有的加速度计基础电容补偿电路设计不合理,mems加工工艺存在大的偏差的问题。



技术实现要素:

本发明提供了一种用于数字加速度计基础电容补偿电路,解决了现有的加速度计基础电容补偿电路设计不合理,mems加工工艺存在大的偏差的问题,实现了相比于传统的检测方式,能够允许敏感结构基础电容和电容补偿阵列一定程度的失调,容错性更好的技术效果。

为解决上述技术问题,本申请提供了一种用于数字加速度计基础电容补偿电路,所述电路包括:

加速度计敏感结构、开关电容积分器、基础电容补偿阵列、载波信号发生电路、输出共模检测、数模转换器d/a1和d/a2、加法器add1和add2;其中,补偿加速度计基础电容的模块①,包含基础电容补偿阵列模块和载波信号发生电路模块;加速度计电容作为开关电容积分器的采样电容的模块②,包含加速度计敏感结构模块、开关电容积分器模块和载波信号发生电路模块;检测开关电容积分器的输出并反馈到开关电容积分器输入的模块③,包含输出共模检测模块、数模转换器d/a1和d/a2模块和加法器add1和add2模块。

进一步的,加速度计敏感结构用于将外界加速度信号转换为电容的变化量;开关电容积分器用于对输入的差值信号积分;载波信号发生电路用于产生方波信号对加速度计敏感结构电容进行充放电;基础电容补偿阵列用于补偿加速度计敏感结构的基础电容;输出共模检测用于检测开关电容积分器的输出共模量;d/a1和d/a2用于将开关电容积分器的输出共模量反馈到开关电容积分器的输入;add1和add2用于加法器完成电荷的加减运算并将求和得到的结果送入开关电容积分器。

进一步的,其中,所述补偿电路具体包括:模块①、模块②、模块③;模块①包括:运放amp1,开关s1、…、s6,参考电压vref输入端、加速度计敏感结构电容cs1、cs2,积分器电容cf1、cf2;模块②包括:补偿电容阵列cc1、cc2,开关s7、s8;模块③包括:运放amp2,开关s9、…、s18,反馈电容cfb1、cfb2和电荷加法器电容c1、c2、c3。

进一步的,运放amp1与开关s1、…、s6和电容cs1、cs2、cf2、cf1构成开关电容积分器;开关s7、s8与电容cc1、cc2构成基础电容补偿电路;运放amp2与开关s9、…、s18和电容c1、c2、c3、cfb1、cfb2构成输入共模补偿电路。

进一步的,加速度计敏感结构模块的检测端口vst连接到加法器add1的输入正端口,vsb连接到加法器add2输入负端口;载波信号发生电路连接加速度计敏感结构的vctr端;基础电容补偿阵列连接在加速度计敏感结构的检测端vst与vsb之间;输出共模检测的输入连接开关电容积分器的正负输出端;输出共模检测的输出连接一位d/a1和d/a2,d/a1的输出连接加法器add1的输入负端口,d/a2的输出连接加法器add2的输入负端口;加法器add1的输出连接开关电容积分器的正输入端口,加法器add2的输出连接开关电容积分器的负输入端口。

进一步的,开关s1一端连接参考电压vref端,另一端连接到节点c;开关s2一端链接到节点c,一端连接到电路的共模地或者地;电容cs1连接在节点c与节点a之间,电容cs2连接在节点c与节点b之间,开关s4连接在节点a与共模地之间,开关s3连接在节点b与共模地之间;开关s5连接在节点a与运放amp1的负输入端之间,开关s6连接在节点b与运放amp1正输入端之间;积分电容cf1连接在运放amp1的正输入端与负输出端之间,cf2连接在运放amp1的负输入端与正输出端之间。

进一步的,开关s7连接在参考电压vref端与节点n1之间;开关s8连接在节点n1与共模地或者地之间;电容补偿阵列cc1连接在节点n1与节点a之间,cc2连接在节点n1与节点b之间。

进一步的,开关s11连接在节点n4与共模地之间,电容c1连接在节点n4与节点n2之间,电容c2连接在节点n4与节点n3之间,开关s12连接着节点n4和运放amp2的负输入端;开关s15连接运放amp4的负输入端与节点n5之间,开关s16连接在节点n5与运放amp2的正输入端之间;电容c3连接在节点n5与运放n6的输出端;开关s17连接节点n3与节点n6之间,开关s18连接在节点n2与节点n6之间;开关s13连接节点n2与节点e之间,开关s14连接在节点n3与节点f之间;开关s9连接在节点n6与节点n7之间,开关s10连接在节点n7与共模地之间;电容cfb1连接在节点n7与a之间,电容cfb2连接在节点n7与节点b之间。

本申请中技术方案的特点为:加速度计敏感结构电容直接作为开关电容积分器的采样电容,构成第一级开关电容积分器;开关电容器的输出电压由电荷加法器进行检测,得到其输出共模电压并反馈到积分器的输入;在开关电容器的前端由电容阵列对加速度计基础电容进行补偿。

本申请提供的一个或多个技术方案,至少具有如下技术效果或优点:

本申请的集成加速度计基础电容补偿电路,通过两部分电路来完成补偿工作,首先是连接的加速度计两端的补偿电容阵列和采样第一级积分器的输出作为反馈输入的输入共模反馈单元;因为在实际的生产中,加速度计的基础电容可能在一定的范围内变化,如果只是单单的通过补偿电容阵列来完成补偿的话,可能会存在偏差,而且实际中这个偏差也并不是很大,但是如果在积分器上不断地累计就会影响最终地结果;本发明地输入共模负反馈模块可以很好额的动态调整反馈电压的大小,保证输入共模电压的的稳定,补偿效果更好。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定;

图1是加速度计基础电容补偿电路框图;

图2是本发明加速度基础电容补偿电路连接图;

图3是传统加速度计基础电容补偿电路;

图4是non-overlappingclock要求的时序图;

图5是本文发明电路的应用示例示意图。

具体实施方式

本发明提供了一种用于数字加速度计基础电容补偿电路,解决了现有的加速度计基础电容补偿电路设计不合理,mems加工工艺存在大的偏差的问题,实现了相比于传统的检测方式,能够允许敏感结构基础电容和电容补偿阵列一定程度的失调,容错性更好的技术效果。

为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在相互不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述范围内的其他方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。

本发明的加速度计基础电容输入共模补偿电路的系统框图如图1。图中电路的模块有加速度计的敏感结构【加速度计敏感结构】、加速度计电容作为采样电容的开关电容积分器【开关电容积分器】、补偿加速度计电容中的基础电容的【基础电容补偿阵列】、将参考电压转化为方波信号的【载波信号发生电路】、检测开关电容积分器输出共模电压的【输出共模检测】、数模转换器【d/a1】和【d/a2】、加法器【add1】和【add2】。其各个模块的电路设计如图2,可分为三个模块:用于补偿加速度计的基础电容的模块①;加速度计电容作为开关电容积分器的采样电容的模块②;检测开关电容积分器的输出并反馈到开关电容积分器输入的模块③。其中包含有运放【amp1】【amp2】,开关【s1】…【s18】,参考电压【vref】,加速度计敏感结构电容【cs1】【cs2】,积分器电容【cf1】【cf2】,补偿电容阵列【cc1】【cc2】,以及反馈电容【cfb1】【cfb2】和电荷加法器的电容【c1】【c2】【c3】。

【加速度计敏感结构】用于将外界加速度信号转换为电容的变化量,【开关电容积分器】用于对输入的差值信号积分,【载波信号发生电路】用于产生方波信号对加速度计敏感结构电容进行充放电,【基础电容补偿阵列】用于补偿加速度计敏感结构的基础电容,【输出共模检测】用于检测开关电容积分器的输出共模量,【d/a1】和【d/a2】用于将开关电容积分器的输出共模量反馈到开关电容积分器的输入,【add1】和【add2】用于加法器完成电荷的加减运算并将求和得到的结果送入开关电容积分器。

运放【amp1】与开关【s1】…【s6】,电容【cs1】【cs2】【cf2】【cf1】构成开关电容积分器;开关【s7】【s8】与电容【cc1】【cc2】构成基础电容补偿电路;运放【amp2】与开关【s9】…【s18】,电容【c1】【c2】【c3】【cfb1】【cfb2】构成输入共模补偿电路。

【加速度计敏感结构】模块的检测端口【vst】链接到加法器【add1】的输入正端口,【vsb】连接到加法器【add2】输入负端口。【载波信号发生电路】接【加速度计敏感结构】的【vctr】端,【基础电容补偿阵列】连接在【加速度计敏感结构】的检测端【vst】与【vsb】。【输出共模检测】的输入连接开关电容积分器的正负输出端。【输出共模检测】模块输出连接一位【d/a1】和【d/a2】,【d/a1】的输出连接加法器【add1】的输入负端口,【d/a2】的输出连接加法器【add2】的输入负端口。加法器【add1】的输出连接开关电容积分器的正输入端口,加法器【add2】的输出连接开关电容积分器的负输入端口。

在电路连接图中,电路模块①中,开关【s1】一端连接参考电压【vref】,另一端连接到节点【c】。开关【s2】一端链接到节点【c】,一端连接到电路的共模地或者地。电容【cs1】连接在节点【c】与节点【a】之间,电容【cs2】连接在节点【c】与节点【b】之间,开关【s4】连接在节点【a】与共模地之间,开关【s3】连接在节点【b】与共模地之间。开关【s5】连接在节点【a】与运放【amp1】的负输入端之间,开关【s6】连接在节点【b】与运放【amp1】正输入端之间。积分电容【cf1】连接在运放【amp1】的正输入端与负输出端之间,【cf2】连接在运放【amp1】的负输入端与正输出端之间。

电路模块②中,开关【s7】连接在参考电压【vref】与节点【n1】之间。开关【s8】连接在节点【n1】与共模地或者地之间。电容补偿阵列【cc1】连接在节点【n1】与节点【a】之间,【cc2】连接在节点【n1】与节点【b】之间。

电路模块③中,开关【s11】连接在节点【n4】与共模地之间,电容【c1】连接在节点【n4】与节点【n2】之间,电容【c2】连接在节点【n4】与节点【n3】之间,开关【s12】连接着节点【n4】和运放【amp2】的负输入端。开关【s15】连接运放【amp4】的负输入端与节点【n5】之间,开关【s16】连接在节点【n5】与运放【amp2】的正输入端之间。电容【c3】连接在节点【n5】与运放【n6】的输出端。开关【s17】连接节点【n3】与节点【n6】之间,开关【s18】连接在节点【n2】与节点【n6】之间。开关【s13】连接节点【n2】与节点【e】之间,开关【s14】连接在节点【n3】与节点【f】之间。开关【s9】连接在节点【n6】与节点【n7】之间,开关【s10】连接在节点【n7】与共模地之间。电容【cfb1】连接在节点【n7】与【a】之间,电容【cfb2】连接在节点【n7】与节点【b】之间。

图5为采用本发明的一个应用实例,该系统是三阶电荷sigmadelta加速计电容检测电路。在该电路中本发明中由加速度计敏感结构作为采样电容的开关电容积分器作为sigmadelta调制器的第一级积分器。第二、三级积分器为传统型的开关电容积分器,整个电路采用前向求和形式的sigmadelta调制器电路形式,如模块①。在第一级积分器前端是由电容阵列构成的基础电容补偿电路模块②,模块③是调制器的输出到第一级积分器的反馈电路,控制第一级积分器的反馈系数,④是本发明的输入共模反馈电路模块。该系统采用的时钟控制时序如图4所示。该电路可以实现低功耗加速度计电容检测功能。

上述本申请实施例中的技术方案,至少具有如下的技术效果或优点:

本申请的集成加速度计基础电容补偿电路,通过两部分电路来完成补偿工作,首先是连接的加速度计两端的补偿电容阵列和采样第一级积分器的输出作为反馈输入的输入共模反馈单元;因为在实际的生产中,加速度计的基础电容可能在一定的范围内变化,如果只是单单的通过补偿电容阵列来完成补偿的话,可能会存在偏差,而且实际中这个偏差也并不是很大,但是如果在积分器上不断地累计就会影响最终地结果;本发明地输入共模负反馈模块可以很好额的动态调整反馈电压的大小,保证输入共模电压的的稳定,补偿效果更好。

尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1