一种具有防呆调试接口的PCB板的制作方法

本申请涉及电路板技术领域，尤其涉及一种具有防呆调试接口的PCB板。

背景技术：

JTAG(Joint Test Action Group，联合测试工作组)是一种国际标准测试协议，主要用于芯片内部测试。JTAG的基本原理是在器件内部定义一个TAP(Test Access Port；测试访问口)通过专用的JTAG测试工具对内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。

现有技术中各种芯片是设置在PCB(Printed Circuit Board，印制电路板)板上的，然后引出JTAG调试器接口。如果存在芯片出现故障，对芯片进行JTAG调试时，将调试器接口连接器接入PCB板进行调试，从而实现对故障芯片的调试。但是将调试器接口连接器接入PCB板时，可能会存在反插、移位和脱落的情况，容易产生CPU或者其他芯片电源对地短路、信号管脚对地短路并损坏的风险。

现有中为了克服上述问题，提出了以下几种解决方法：在PCB板上设置过孔，每个过孔对应一个管脚；在PCB板上印制丝印，提示调试管脚的对应关系；或者PCB板上放置金手指，采用特殊夹具将JTAG调试器接口引出。但是上述方法只能在一定程度上可以解决反插、移位和脱落中部分问题，仍然不能有效避免调试过程中由于芯片电源对地短路、信号管脚对地短路并引起芯片损坏的问题。

技术实现要素：

本申请提供了一种具有防呆调试接口的PCB板，以解决传统的PCB板在接入JTAG调试器时出现芯片电源对地短路、信号管脚对地短路并引起芯片损坏的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种具有防呆调试接口的PCB板，包括：PCB板体和JTAG串口板，所述PCB板体与所述JTAG串口板通信连接，其中：所述JTAG串口板设置有JTAG调试接口，所述PCB板体上设置有一防呆电路，所述防呆电路包括P-MOS管，所述PMOS管的栅极所述JTAG调试接口中的防呆管脚相连接，所述防呆管脚设置为低电平；所述P-MOS管的源极与电源管脚电连接，所述P-MOS管的漏极与所述JTAG调试接口电连接。

可选地，所述PCB板体上设置有芯片调试接口，所述芯片调试接口分别与所述JTAG串口板和所述防呆电路相连接。

可选地，所述芯片调试接口与所述JTAG串口板之间设置有夹具式连接器，所述夹具式连接器分别连接所述芯片调试接口和所述JTAG串口板。

可选地，所述芯片调试接口设置有10个管脚，管脚之间的间距为1.27mm。

可选地，所述防呆电路和所述芯片调试接口与所述PCB板体的连接方式包括焊接连接。

可选地，所述P-MOS管的漏极还分别连接第一电容和第二电容的一端，所述第一电容和第二电容的另一端接地。

可选地，所述P-MOS管的源极还分别连接第三电容和功能电阻的一端，所述第三电容的另一端接地，所述功能电阻的另一端与所述P-MOS管的栅极相连接。

由上述技术方案可见，本申请实施例提供的一种具有防呆调试接口的PCB板，包括：PCB板体和JTAG串口板，所述PCB板体与所述JTAG串口板通信连接，其中：所述JTAG串口板设置有JTAG调试接口，所述PCB板体上设置有一防呆电路，所述防呆电路包括P-MOS管，所述PMOS管的栅极所述JTAG调试接口中的防呆管脚相连接，所述防呆管脚设置为低电平；所述P-MOS管的源极与电源管脚电连接，所述P-MOS管的漏极与所述JTAG调试接口电连接。由于防呆管脚开始是设置为低电平，JTAG调试时，当JTAG调试器与JTAG调试排针插入正确时，P-MOS管的栅极接地，P-MOS管导通，电源管脚为JTAG调试接口上电。如果排针插入错误，P-MOS管不导通JTAG调试接口不会上电，从而防止了芯片电源对地短路、信号管脚对地短路并引起芯片损坏。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请提供的PCB板的一种实施例的结构示意图；

图2为本申请提供的一种防呆电路的结构示意图。

具体实施方式

下面结合附图对本申请进行详细说明。

参见图1为本申请提供的PCB板的一种实施例的结构示意图，如图1所示，所述包括PCB板包括：PCB板体、夹具式连接器和JTAG串口板，所述PCB板体通过所述夹具式连接器与所述JTAG串口板通信连接。PCB板体上设置有防呆电路和芯片调试接口，所述防呆电路和所述芯片调试接口与所述PCB板体的连接方式包括焊接连接。JTAG串口板上设置有JTAG调试接口。夹具式连接器分别连接芯片调试接口和JTAG串口板。夹具式连接器两端排针是1.27mm*10PIN，即两端为10排针，因此芯片调试接口和JTAG串口板与夹具式连接器连接的接口与1.27mm*10PIN排针端相匹配，均为设置有10个管脚，管脚之间的间距为1.27mm。

所述芯片调试接口还与所述防呆电路相连接，如图2所示所述防呆电路包括P-MOS管，所述PMOS管的栅极所述JTAG调试接口中的防呆管脚相连接，所述防呆管脚设置为低电平；所述P-MOS管的源极与电源管脚电连接，所述P-MOS管的漏极与所述JTAG调试接口电连接。由P-MOS管的特性，当P-MOS管的栅极电压小于P-MOS管的源极电压，而且当P-MOS管的栅极电压值减去P-MOS管的源极电压值结果的绝对值大于P-MOS管的开启电压，则P-MOS管就可以导通，否则P-MOS管就是截止状态。

如果栅极电压为高电平时，P-MOS管是截止的，则P-MOS管的漏级电压为0V。当栅极电压为低电平时，P-MOS管是导通的，则P-MOS管的漏级则会有电压。本实施例中PMOS管的栅极所述JTAG调试接口中的防呆管脚相连接，所述防呆管脚设置为低电平。当JTAG调试器与JTAG调试排针插入正确时，P-MOS管的栅级被置为低电平，P-MOS管导通，电源管脚为JTAG调试接口上电。JTAG串口板上的电平转换芯片也同时上电，为芯片上电，后续可以完成测试。如果排针插入错误，P-MOS管不导通，JTAG调试接口不会上电，从而防止了芯片电源对地短路、信号管脚对地短路并引起芯片损坏。

如图2所示，图2中所述P-MOS管的漏极还分别连接第一电容C1和第二电容C2的一端，所述第一电容C1和第二电容C2的另一端接地。所述P-MOS管的源极还分别连接第三电容C3和功能电阻R1的一端，所述第三电容C3的另一端接地，所述功能电阻R1的另一端与所述P-MOS管的栅极相连接。第一电容C1、第二电容C2、第三电容C3和功能电阻R1的设置可以过滤掉电路中的干扰信号，而且可以保护电路中的各种电路元件。

从上述实施例可以看出，本实施例提供的一种具有防呆调试接口的PCB板，包括：PCB板体、夹具式连接器和JTAG串口板，所述PCB板体通过所述夹具式连接器与所述JTAG串口板通信连接。PCB板体上设置有防呆电路和芯片调试接口，JTAG串口板上设置有JTAG调试接口，夹具式连接器分别连接芯片调试接口和JTAG串口板。所述防呆电路包括P-MOS管，所述PMOS管的栅极所述JTAG调试接口中的防呆管脚相连接，所述防呆管脚设置为低电平；所述P-MOS管的源极与电源管脚电连接，所述P-MOS管的漏极与所述JTAG调试接口电连接。由于防呆管脚开始是设置为低电平，JTAG调试时，当JTAG调试器与JTAG调试排针插入正确时，P-MOS管的栅极接地，P-MOS管导通，电源管脚为JTAG调试接口上电。如果排针插入错误，P-MOS管不导通JTAG调试接口不会上电，从而防止了芯片电源对地短路、信号管脚对地短路并引起芯片损坏。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述的本申请实施方式并不构成对本申请保护范围的限定。