本实用新型涉及一种信号处理装置，具体涉及一种去斜雷达回波信号处理装置。
背景技术：
去斜信号，是指雷达接收信号与发射信号经过混频、滤波、放大等处理后的基带信号。具体而言，涉及到去斜信号的模拟滤波放大、数字化、数字滤波、存储、传输等处理。
现有雷达回波信号处理装置通常是将雷达回波信号经放大、滤波与本地本振源信号相混频处理成低中频信号，再滤波放大后进行ADC采样转化数字信号，然后进行数据处理、存储及传输。通常采用分功能单元模块处理，然后再联合调试的方法。现有的雷达回波信号处理方法，由于其模块间存在较多接口互连，在整机运行时可能因低频或工频干扰导致信号处理及传输产生误码，在数据传输过程中会产生竞争冒险。在复杂的电磁环境导致设备的安全可靠性变差，不利于电磁兼容，现对雷达设备的生存环境要求越来越苛刻，故不适宜工程化，因此急需采用一体化设计，而现有雷达回波信号处理装置的技术不满足集成化、小体积、低功耗、重量轻，便于携带及安装等特点。
现有的雷达回波信号处理装置，只注重雷达信号本身的算法、校准等算法处理。而对信号处理装置的功能性扩展涉及很少，对信号处理装置的基本信息及工作运行健康状态管理没有进行系统设计。尤其对系统日志管理等功能的设计缺乏或者优化设计不够，不利于多网点信号处理装置的识别及管理。
技术实现要素：
本实用新型所要解决的技术问题是提供一种去斜雷达回波信号处理装置，该装置满足集成化、小体积、低功耗、重量轻，便于携带及安装等特点。
本实用新型解决上述技术问题的技术方案如下：
一种去斜雷达回波信号处理装置，包括FPGA控制电路，以及与所述FPGA控制电路均连接的分频电路、存储电路、本振信号接口电路、通信电路、对外接口电路和A/D转换电路，所述A/D转换电路依次连接中频放大电路和中频滤波电路，所述分频电路连接时钟电路。
本实用新型的有益效果是：该装置通过集成本振信号接口电路、通信电路、对外接口电路，简化了设备安装，整个装置运行由一个时钟电路为系统提供参考时钟，在分频电路分频处理后，对去斜雷达回波信号进入A/D转换电路采样提供参考时钟；为通信电路提供参考时钟；并为FPGA控制电路提供主控参考时钟；整个装置仅用同一个系统时钟,减少设计的复杂性,便于系统设计优化处理，进一步降低成本，各功能电路单元之间减少信号线的互联，根据产生信号种类进行分区隔离设计，减少了线缆连接器数量及连线，因此减小了体积，降低了功耗和成本，系统指标极易优化，系统稳定可靠。
在上述技术方案的基础上，本实用新型还可以做如下改进。
进一步，所述存储电路包括两个SPI EEPROMs存储芯片及一个SDRAM存储芯片。
采用上述进一步方案的有益效果是：一个SPI EEPROMs存储芯片存储设备基本信息；另一个SPIEEPROMs存储芯片存储设备运行状态信息做日志记录；SDRAM存储芯片存储雷达回波基带数据及图像信息。
进一步，所述对外接口电路包括RS232串口及输出电平转换控制电路。
采用上述进一步方案的有益效果是：RS232串口在本装置中主要是用于复位通信电路，重新读取出存储电路SDRAM存储芯片中的数据，发生异常情况时起到唤醒系统重新工作的作用。
进一步，所述分频电路为整数可调分频器。
进一步，所述通信电路为有线通信电路和/无线通信电路，且通过通信电路连接上位机。
采用上述进一步方案的有益效果是：本装置通过上位机可以进行远程监控，实时读取雷达回波信息，同时对设备运行的健康状态，工作日志进行识别监控管理，从而减少设备后期运用的维护成本，降低人力出差成本提高了工作效率，使设备管理实现现代化远程实时监控管理。
附图说明
图1为本实用新型原理图。
具体实施方式
以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。
如图1所示，本实用新型针对现有雷达回波信号处理装置的技术不满足集成化、小体积、低功耗、重量轻，便于携带及安装等特点，提出了一种去斜雷达回波信号处理装置，包括FPGA控制电路，以及与所述FPGA控制电路均连接的分频电路、存储电路、本振信号接口电路、通信电路、对外接口电路和A/D转换电路，所述A/D转换电路依次连接中频放大电路和中频滤波电路，所述分频电路连接时钟电路。雷达回波的高频信号经混频去斜滤波处理后，形成频率为10Hz～10MHz的中频信号依次经过中频滤波电路和中频放大电路。这种极低的中频信号经14位ADC转换芯片进行采样处理就获得了可用的回波基本数据信息。这种极低中频信号的优点对ADC采样的硬件要求不高，便于工程化降低成本具有较强的竞争能力。
其中，所述存储电路包括两个SPI EEPROMs存储芯片及一个SDRAM存储芯片，均由FPGA控制电路控制，一个SPI EEPROMs存储芯片存储装置基本信息，如ID或出厂日期；另一个SPIEEPROMs存储芯片存储设备运行状态信息做日志记录；SDRAM存储芯片存储雷达回波基带数据及图像信息。
对外接口电路采用J30J-25ZKP-2向外部输出接口，包括RS232串口及输出电平转换控制电路，向外部输出+3.3V控制电平和+5.0V控制电平。RS232串口在本装置中主要是用于复位通信电路中的网络芯片，重新读取出储存芯片SDRAM中数据，发生异常情况时起到唤醒系统重新工作的作用。
FPGA控制电路产生的输入或输出的控制信息传输到本振信号接口电路中，作为雷达去斜过程中所需本振源信号时为其进行时钟、送数，配置寄存器等发送数据。并通过该数据接口为倍频，功率放大的工作状态进行传输。
所述分频电路为整数可调分频器，可实现整数倍分频。
为了便于进行远程监控，实时读取雷达回波信息，同时对设备运行的健康状态，工作日志进行识别监控管理，该装置所述通信电路为有线通信电路和/无线通信电路，且通过通信电路连接上位机，通过上位机还可以减少设备后期运用的维护成本，降低人力出差成本提高了工作效率，使设备管理实现现代化远程实时监控管理。
该装置将FMCW(调频连续波)体制微波或者毫米波雷达的去斜信号进行ADC采样后数据信息存储到存储芯片SDRAM中，再把存储芯片SDRAM的数据及图像信息通过通信电路的网络端口传输到上位机进行图像处理及分析。RS232串口是对设备工作过程中出现异常时进行远程复位起到唤醒系统重新工作。而用两片SPI SerialEEPROMs芯片的目的，一片由于存储设备基本信息，如ID、出厂日期；用另一片存储设备运行状态信息做日志记录。该装置通过集成本振信号接口电路、通信电路、对外接口电路，简化了设备安装，整个装置运行由一个100MHz时钟电路为系统提供参考时钟，在分频电路为1至32整数可调分频器中进行4分频处理后，对去斜雷达回波信号进入A/D转换电路采样提供25MHz参考时钟；为通信电路提供25MHz参考时钟；并为FPGA控制电路提供主控25MHz参考时钟；整个装置仅用同一个时钟减少了设计的复杂性,减少引入多余时钟信号便于系统设计优化处理，进一步降低成本，各功能电路单元之间减少信号线的互联，根据产生信号种类进行分区隔离设计，减少了线缆连接器数量及连线，因此减小了体积，降低了功耗和成本，系统指标极易优化，系统稳定可靠。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。