一种小型化卫星定位装置的制作方法

本实用新型属于卫星导航技术领域，具体地说，是涉及一种卫星定位装置。

背景技术：

卫星定位就是使用卫星对某物进行准确定位的技术。目前的卫星定位装置可以实现导航、定位、授时等功能，能够引导飞机、船舶、车辆以及个人准确地沿着选定的路线到达目的地，同时还可以应用在手机中实现追踪功能。

现有的卫星定位装置，特别是功能完全的全球导航卫星系统GNSS，其内部电路板上需要布设众多不同功能的分散器件，例如天线、下变频器、现场可编程门阵列FPGA、解码器、基带芯片、数字信号处理器DSP等。由于独立器件众多，发热量不均，因此在电路板上需要分散布设，且需要复杂的走线设计实现各个器件之间的信号传输，由此便易造成卫星定位装置体积大、走线设计困难、功耗高且散热不均衡等问题，影响了定位装置应用领域的扩展。

技术实现要素：

本实用新型的目的在于提供一种小型化的卫星定位装置，通过对某些功能芯片进行集成设计，以减少电路板上分散器件的布设数量，继而减小装置体积，简化电路板的走线设计。

为解决上述技术问题，本实用新型采用以下技术方案予以实现：

一种小型化卫星定位装置，包括用于接收卫星信号的天线、用于对接收到的卫星信号进行降频处理并生成中频信号的下变频器、以及用于接收所述中频信号并生成定位或导航信息的SOC芯片；在所述SOC芯片内部，集成有两个ARM内核、解码器、多种类型的通讯接口以及两条AXI总线；其中，所述两个ARM内核之间通过内部共享SRAM存储器进行数据交互，并通过第一条AXI总线通信；所述解码器接收所述中频信号，并对所述中频信号进行解码处理；多种类型的通讯接口分别与定位装置上布设的不同类型的外部接口对应连通；所述解码器和通讯接口连接第二条AXI总线，两条AXI总线之间通过总线桥接器连通。

优选的，所述两个ARM内核的架构相同，其中一个ARM内核直接连接所述第一条AXI总线，另外一个ARM内核通过所述共享SRAM存储器连接所述第一条AXI总线。

进一步的，在所述SOC芯片中还集成有多种类型的存储器，分别连接所述的第一条AXI总线。

为了使本实用新型的卫星定位装置能够接收不同类型的卫星信号，以满足不同用户的不同使用需求，本实用新型在SOC芯片中集成有多个解码器，分别用于对GPS中频信号、北斗信号中的B1频段中频信号和B3频段中频信号进行解码处理；所述解码器将解码后的数据传输至第二条AXI总线，并经由总线桥接器传输至第一条AXI总线，通过第一条AXI总线传送至所述ARM内核进行处理，以生成所需的定位或导航信息。

优选的，所述通讯接口包括SPI接口、QSPI接口、I²C总线接口、UART接口、CAN总线接口、USB接口等多种类型，以使本实用新型的卫星定位装置能够支持多种不同类型的外设。

为了降低功耗，本实用新型在所述SOC芯片中还集成有两个锁相环电路，其中一个锁相环电路接收外部输入的时钟源，并生成低频时钟信号和高频时钟信号，分别为支持低速运行的模块和需要高速运行的模块提供工作时钟；另外一个锁相环电路连接所述第二条AXI总线，生成两个ARM内核所需的时钟信号。

进一步的，在所述小型化卫星定位装置中还设置有低噪声信号放大器、功分器和滤波器；所述低噪声信号放大器连接所述天线，对接收到的卫星信号进行放大处理；所述功分器连接所述低噪声信号放大器，将放大处理后的信号分成多路；所述滤波器包括多个，且具有不同的带宽，分别接收所述功分器输出的多路高频信号，以分离出不同载波频率的信号，发送至所述下变频器，以将高频信号转换成中频信号。

又进一步的，所述下变频器包括多个，分别与多个所述的滤波器一一对应连接，生成GPS数字中频信号和北斗模拟中频信号；其中，所述GPS数字中频信号直接传输至所述SOC芯片进行解码处理；所述北斗模拟中频信号经由模数转换器转换成北斗数字中频信号后，再传送至所述SOC芯片进行解码处理。

再进一步的，在所述小型化卫星定位装置中还设置有DDR3存储器，通过总线连接所述SOC芯片，用于存储下载的数据等。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型通过设计高集成化的SOC芯片，将现有卫星定位装置中FPGA器件、解码器、基带芯片和DSP处理器等功能模块所完成的功能集成在一颗SOC芯片中集中实现，由此可以减少电路板上分散器件的使用数量，简化电路结构，减小电路板的体积，在保证功能尽量齐全的前提下，实现了卫星定位装置的小型化设计，并有效控制了系统功耗，有助于扩展卫星定位装置的应用领域。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

图1是本实用新型所提出的卫星定位装置的一种实施例的电路原理框图；

图2是图1中SOC芯片的一种实施例的内部电路原理框图。

具体实施方式

下面结合附图对本实用新型的具体实施方式作进一步详细地说明。

本实施例的卫星定位装置主要由天线、下变频器、SOC（片上系统）芯片及相关外围电路组成，如图1所示。其中，天线用于接收卫星发射的射频信号，并将射频信号转换成高频电信号，传送至下变频器进行降频处理，进而将高频信号转换成中频信号后，传输至SOC芯片进行处理，最终生成定位、导航等信息，经由外设输出显示。

为了使本实施例的卫星定位装置能够接收并处理来自GPS卫星和北斗卫星发射的多种卫星信号，本实施例在所述卫星定位装置中还设置有低噪声信号放大器、功分器、滤波器、模数转换器等多种功能模块，如图1所示。其中，低噪声信号放大器连接天线，对天线接收到的卫星信号进行放大处理后，发送至功分器，将一路高频信号分成多路。所述滤波器设置有多个，且具有不同的带宽，分别接收功分器输出的多路高频信号，以从高频信号中分离出不同载波频率的信号，例如GPS信号、北斗BD2信号中的B1频段信号和B3频段信号等，传输至下变频器，以生成数字量或模拟量的中频信号。在本实施例中，所述下变频器也设置有多个，与多个所述的滤波器一一对应连接，对每一个滤波器分离出的不同频段的高频信号分别进行下变频处理，进而生成多路不同频段的中频信号，例如GPS中频信号和北斗B1频段中频信号、北斗B3频段中频信号等。对于输出的中频信号直接为数字信号的情况，可以将滤波器输出的中频信号直接传输至SOC芯片进行解码处理，例如GPS数字中频信号GI0、GI1；对于输出的中频信号为模拟信号的情况，如北斗模拟中频信号，则可以将滤波器输出的中频信号首先传输至模数转换器进行ADC转换，以生成数字量的中频信号，例如北斗BD2信号中的B1频段中频信号B1(D0-D3)和B3频段中频信号B3(D0-D15)，然后再传输至SOC芯片进行解码处理。

为了实现卫星定位装置的小型化设计，本实施例对SOC芯片进行高集成化设计，将现有卫星定位装置中的解码器、现场可编程门阵列FPGA、基带芯片、数字信号处理器DSP等模块所完成的功能集中在SOC芯片中实现，由此通过简化SOC芯片的外围电路结构，以达到减小电路板体积、缩小定位装置整体尺寸的设计目的。为此，如图2所示，本实施例在SOC芯片中集成设置有两个ARM内核ARM Core1、ARM Core2、两条AXI（Advanced eXtensible Interface）总线AXI_1、AXI_2、多个解码器以及多种类型的通讯接口等功能电路，以实现对数据复杂运算的快速处理。

作为本实施例的一种优选电路设计，可以设计两个ARM内核ARM Core1、ARM Core2采用相同的架构，并通过内部共享SRAM存储器Share SRAM进行数据交互。具体来讲，可以将ARM内核ARM Core1挂接到第一条AXI总线AXI_1上，ARM内核ARM Core2通过共享SRAM存储器Share SRAM挂接到AXI_1总线，通过AXI_1总线传输数据。在第一条AXI总线AXI_1上还可以挂接各种类型的存储器，例如FLASH、SRAM、DMA(Direct Memory Access，直接内存存取)、指令高速缓存器L1I Cache、数据高速缓存器L1D Cache等，以缩短中间数据的调取时间，加快数据的运算处理速度。当然，在所述第一条AXI总线AXI_1上还可以进一步挂接测试接口JTAG，连接定位装置上的调试接口，以用于在定位装置外接调试设备时，可以将调试设备输入的数据或者程序快速地传送至存储器SRAM或者ARM内核ARM Core1/ARM Core2，以加快调试速度。

对于所述解码器（例如Demodulator1、Demodulator3、Demodulator4等）和通讯接口（例如SPI接口、QSPI接口、I²C总线接口、UART接口、CAN总线接口CAN2.0B、USB接口等），可以挂接在第二条AXI总线AXI_2上，两条总线之间通过总线桥接器BUS Bridge连通，以实现两条总线AXI_1、AXI_2上数据的双向交互。

在本实施例中，所述解码器设置有多个，例如图2中的Demodulator1、Demodulator3、Demodulator4，分别对转换生成的GPS数字中频信号GI0、GI1、北斗BD2信号中的B1频段中频信号B1(D0-D3)和B3频段中频信号B3(D0-D15)进行解码处理，并将解码后的数据输送至AXI_2总线，进而经由总线桥接器BUS Bridge和AXI_1总线传送至ARM内核ARM Core1/ARM Core2进行处理，以生成定位和/或导航信息。

本实施例在卫星定位装置上优选设置多种类型的外部接口，以便于外接各种不同类型的外设。在SOC芯片中集成多种类型的通讯接口，例如SPI、QSPI、I²C、UART、CAN2.0B、USB等，每一种类型的接口可以设置一个或多个，挂接在第二条AXI总线AXI_2上，并分别与定位装置上布设的不同类型的外部接口对应连通，实现外设与SOC芯片之间的数据交互。

在第二条AXI总线AXI_2上还可以进一步挂接看门狗定时器WDT和一个或多个计时器SysTimer，以满足程序运行需求。

为了减少时钟芯片，进一步简化电路设计，本实施例在SOC芯片中还集成有PLL锁相环电路，以用于生成SOC芯片中ARM内核ARM Core1、ARM Core2、计时器SysTimer、看门狗定时器WDT等功能电路所需的时钟信号。由于不同的功能电路所需的工作时钟并不相同，需要高速运行的功能电路要求高频时钟，可以低速运行的功能电路只需提供低频时钟即可。但现有的定位装置往往只提供高频时钟信号，使可以低速运行的功能模块同样高速运行，导致系统功耗升高，发热量大。为解决此问题，本实施例优选在SOC芯片中设置两个PLL锁相环电路CLOCK_PLL和OSC/PLL，如图2所示。其中，CLOCK_PLL锁相环电路接收外部输入的时钟源BCLK，并转换成高频时钟信号HCLK和低频时钟信号LCLK，对应传输至不同的功能电路，在满足不同功能电路运行速度、保证SOC芯片运算能力的同时，有效降低SOC芯片的功耗。OSC/PLL锁相环电路优选挂接在第二条AXI总线AXI_2上，用于生成ARM内核ARM Core1、ARM Core2所需的时钟信号CPU_Clock，其输入的时钟源可以是所述外部输入的时钟源BCLK，也可以是经所述CLOCK_PLL锁相环电路转换生成的高频时钟信号HCLK或低频时钟信号LCLK。

本实施例的SOC芯片只需外部提供一路时钟源，无需增加时钟芯片，即可产生不同功能电路所需的工作时钟，使时钟能够统一分配，精确可控，减少了不必要的资源浪费，进而达到了降低功耗的设计目的。

此外，在本实施例的卫星定位装置中还设置有DDR3存储器，如图1所示，通过外设总线连接所述SOC芯片，ARM内核ARM Core1、ARM Core2共享外设总线，以实现数据的高速存取。

在本实施例的卫星定位装置中还可以进一步设置电源，如图1所示，为电路板上的各功能模块提供其所需的工作电源。

为了满足某些特殊用途，还可以根据实际需要在本实施例的卫星定位装置的电路板上设置其他辅助芯片，如图1所示，例如加密芯片等，以扩展定位装置的适用领域。

当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。