本实用新型涉及雷达检测与识别设备领域，具体地，涉及低空及海面环境下基于雷达的探测装置。
背景技术：
众所周知，工作于海上和低空环境下的雷达面临较为严重的复杂环境的影响，例如地面、海洋杂波导致对于目标的检测与识别精度低下。特别是对于潜望镜、漂雷、蛙人、八爪船等海面小目标和无人机等低空小目标，该类目标运动速度有快有慢，体积小因此雷达反射面积小，以及雷达近程弱视区问题，加上复杂环境的影响，难被发现、跟踪和识别。
术语解释：
AIS：Automatic Identification System，船舶自动识别系统。
技术实现要素：
针对现有技术中的缺陷，本实用新型的目的是提供一种低空及海面环境下基于雷达的探测装置。
根据本实用新型提供的一种低空及海面环境下基于雷达的探测装置，包括：雷达、联动设备以及装置主体；
所述装置主体内包括雷达信号采集器、目标解算器以及计算机；
所述雷达信号采集器的输入端连接所述雷达的输出端，所述目标解算器的输入端连接所述雷达信号采集器的输出端，所述计算机的输入端连接所述目标解算器以及所述联动设备的输出端。
较佳的，所述联动设备包括：AIS接收设备、光电设备以及北斗GPS设备。
较佳的，所述雷达为X波段雷达。
较佳的，所述雷达包括两部高度不同的雷达。
较佳的，一个雷达的高度为15m，另一个雷达的高度为10m。
较佳的，所述装置主体上设置有外部数据接口，连接一体化网络。
较佳的，所述装置主体还包括显示器，所述显示器与所述计算机的视频输出端连接。
较佳的，所述计算机为多核计算机，采用FPGA+CPU架构。
较佳的，所述雷达信号采集器包括AD转换器。
较佳的，所述AD转换器包括缓存器。
与现有技术相比，本实用新型具有如下的有益效果：
本实用新型结构简单，信息处理能力强，成本低廉，同时能够实现雷达以及多种目标信号的融合，效果明显，有效地实现跟踪，减小复杂气象对工作于海洋环境下的雷达和光电设备的影响，提高了海洋环境下雷达和光学设备的性能，提高了雷达和光学设备等综合探测识别能力。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：
图1为本实用新型的原理图。
具体实施方式
下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型，但不以任何形式限制本实用新型。应当指出的是，对本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变化和改进。这些都属于本实用新型的保护范围。
如图1所示，本实用新型提供的一种低空及海面环境下基于雷达的探测装置，包括：
本实用新型提供的一种低空及海面环境下基于雷达的探测装置，包括：雷达、联动设备以及装置主体，各个硬件皆可通过现有技术以及者市场上购买得到。
装置主体内包括雷达信号采集器、目标解算器、计算机以及显示器；
雷达信号采集器的输入端连接雷达的输出端，目标解算器的输入端连接雷达信号采集器的输出端，计算机的输入端连接目标解算器以及联动设备的输出端，显示器与计算机的视频输出端连接。
在本实施例中：联动设备采用AIS接收设备、光电设备以及北斗GPS设备，但本实用新型并不以此为限。
雷达采用两部高度不同的X波段雷达，对低慢小目标检测跟踪能力强，检测跟踪能力比常规导航雷达提高50％以上，特别是，在大雨环境条件下，具有一定的抗雨测能力。一个雷达的高度为15m，另一个雷达的高度为10m，能够有效解决由于多路径效应引起的点目标近程弱视区问题，实现近程补盲。
雷达信号采集器包括AD转换器，主要功能是将雷达的视频信号进行14bit/120MSPS高速、高精度AD采样。同时，可以设计接收雷达给出的触发信号、船首信号、方位信号，并进行方位细分处理；将AD结果分为近距离和远距离两种采集模式，进行数据缓存；将缓存结果与方位等信息进行融合，实时传给小目标解算模块；雷达信号采集器内部具有触发脉冲、方位、船首等信号仿真和自检功能。
目标解算器在信号采集基础上，进一步对海杂波背景下的目标进行检测，通过千兆以太网，将数据传给计算机完成后续的各种处理。
计算机为多核计算机，处理雷达信号，多源目标数据自动进行信息融合处理，算法，有效抑制杂波；丰富的菜单界面，人机交互，辅助功能齐全。
采用FPGA+CPU架构。FPGA和CPU共同工作，提高CPU完成复杂算法能力。这种FPGA协处理架构使用CPU采集图像，然后通过直接存储器访问(DMA)将其发送到FPGA，以便FPGA可以执行诸如滤波或颜色平面提取等操作。然后，可以将图像发送回CPU以进行更高级的操作，例如光学字符识别(OCR)或模式匹配。并使得CPU可以将更多的资源用于运动控制、网络通信和图像显示等其他操作。
使用FPGA协处理架构，整个处理时间(包括传输时间)也比单独使用CPU要短得多。CPU按顺序执行操作，因此第一个操作必须在整个图像上运行结束后，第二个操作才能启动。粒子计数所需的图像算法，首先需要应用卷积滤镜来锐化图像。接下来，通过阈值运行图像以生成二进制图像。如果仅在CPU上执行上述算法，则必须在阈值步骤开始之前完成整个图像的卷积步骤。使用NI公司面向LabVIEW的视觉开发模块时，执行上述算法需要的时间为166.7ms。但是，在FPGA上运行相同的算法，则可以并行执行每个步骤。在FPGA上运行相同的算法只需8ms即可完成。由于FPGA本质上是大规模并行的，所以该算法中的可以同时对图像中的不同像素上操作。这比CPU的执行速度快得多。
权衡使用FPGA和CPU，尽管FPGA比CPU更有益于视觉处理，但是要享受这些优势也要做出一定的权衡。考虑CPU与FPGA的原始时钟频率。FPGA的时钟频率在100～200MHz数量级。很显然，FPGA的时钟频率低于CPU的时钟频率，CPU可以轻松地在3GHz或更高的频率下运行。因此，如果一个应用需要一种必须迭代运行的图像处理算法，并且不能利用FPGA的并行性，那么CPU能够更快地进行处理。本专利采用FPGA技术+CPU技术,使用FPGA协处理架构，各尽其能,优势互补,提高CPU能力。CPU以进行更高级的操作。
装置主体上设置有外部数据接口，连接一体化网络，接收综合导航信息、AIS数据、GPS数据，输出目标数据等。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本实用新型的具体实施例进行了描述。需要理解的是，本实用新型并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本实用新型的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。