一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统的制作方法

本发明涉及穿墙雷达成像处理技术领域，特别是一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统。

背景技术：

文献“一种基于多核dsp的穿墙雷达成像算法的并行实现[j].桂林电子科技大学学报,2018,38(05):345-350”公开了一种基于多核dsp的穿墙雷达成像算法的并行实现方法。该方法根据超宽带雷达bp成像算法的特点，选用主从模式的任务架构对其进行任务规划，利用核间通信机制(ipc)实现8核之间的同步通信及任务处理，并设计以太网传输接口实现dsp与pc端的数据快速互通。在保证成像质量的前提下，提高了成像实现的实时性。

文献所述方法在dsp处理核与pc端之间采用以太网传输接口，在底层串口通信中不适合进行快速的信息传递和数据转接工作；此外，该方法所使用的目标检测源端口缺少对多目标回波探测处理的功能，只能提供单一目标通道的监测信息，因此所获得的信息量有限，造成穿墙回波信号在终端处理系统中的成像效果较差。

技术实现要素：

为了克服现有技术的不足，为了提高穿墙雷达成像的分辨率，本发明提供一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统，主要针对外场环境下多目标多通道信息采集的高分辨目标成像研究，通过多通道数据采集模块增加了预处理成像数据量并减小整体误差，再利用arm架构下的cortex-m4内核进行数据处理和高分辨目标成像。

本发明解决其技术问题所采用的技术方案是：

一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统，包括射频前端模块、数据采集模块、数据处理模块、中央处理模块、成像模块和电源模块；电源模块分别为射频前端模块、数据采集模块、数据处理模块、成像模块和中央处理模块供电；射频前端模块产生并接收高频雷达信号作为处理信息源；数据采集模块接收串口通信数据，即所述处理信息源，并对接收的串口通信数据进行数据帧校验和内容提取，数据采集模块将采集后的数据送至数据处理模块，数据处理模块对数据采集模块传递的数据信息进行成像算法处理和目标信息融合；成像模块对数据处理模块产生的处理数据信息进行成像显示；中央处理模块为系统的主控单元，在数据采集模块和中央处理模块、数据处理模块和中央处理模块间进行数据通信控制。

所述的射频前端模块包括发射接收天线、射频脉冲模块和回波串口信号输出模块，射频脉冲模块产生24ghz高频脉冲，发射接收天线将高频脉冲向空间进行发射并接收目标物体反射的回波信号，回波串口信号输出模块将得到的回波数据处理成用于串口通信的数据帧信号，并发送至数据接收对象中。

所述的中央处理模块包括stm32-f4内核、eeprom存储器、内部flash和时钟模块，时钟模块为stm32-f4内核提供工作信号，eeprom存储器用于存储指令集和底层固件库函数，内部flash用于存储stm32-f4内核的io口缓存数据，stm32-f4内核发送启动信号，利用该启动信号对射频前端模块、数据采集模块和数据处理模块进行逻辑控制，进而使射频前端模块发射24ghz高频探测信号，数据采集模块对串口通信数据进行采集，并将接收的回波信号转换成ttl电平用于串口通信传输，使数据处理模块对数据采集模块的采集数据进行数据处理。

所述的数据采集模块包括串口转接口模块和外部flash模块，当数据采集模块接收到stm32-f4内核发送的启动信号时，串口转接口模块将射频前端传递进来的rs-232信号转变成数据处理模块所能识别的电平信息，再将得到的串口数据，即所述电平信息，进行帧校验并提取数据帧内的有效数据位信息，即剔除一帧数据中的前导码和尾部校验码后所剩中间数据，将得到的校验后无误的数据信息传输到预先设置的数据存储区中，该数据存储区是非易失性内存，即所述外部flash模块，当完成对外部flash模块中的数据存储操作后，串口转接口模块向stm32-f4内核发送响应信号。

所述的数据处理模块包括cortex-m4处理核模块、成像算法处理模块组、多目标整合处理模块和sdram存储模块，当数据处理模块接收到stm32-f4内核发送的启动信号时，从预先设置的外部flash模块中读取多通道预处理数据，对多通道预处理数据通过成像算法处理模块组进行多通道成像信息处理，获取到多通道预处理数据对应的多组初始数据；将多组初始数据利用多目标整合处理模块进行整合，得到处理后的整体目标数据；将整体目标数据存储至sdram存储模块中，当完成对sdram存储模块中的数据存储操作后，则向stm32-f4内核发送响应信号。

所述的成像模块包括ltdc控制模块和lcd-tft面板，ltdc控制模块使用剩余sdram存储模块作为显存，直接控制lcd-tft面板用于成像显示。

所述的电源模块包括usb电源供电口和220v整流降压供电口，5v电源与usb电源供电口相连，使5v电压通过usb供电口，从而在usb供电口输出端获得所需的稳定电压；220v整流降压供电口通过降压的方式将220v转化为稳定的直流5v电源，使5v电压通过不同耗电模块，实现稳定的电源供应。

本发明的有益效果是通过使用通用处理器stm32-f4内核作为运行载体，联合基于arm架构的cortex-m4内核进行数据处理，得到基于arm硬件架构的信号处理系统，最终实现具有多通道、高分辨、高速数据处理传输和存储功能的穿墙雷达成像系统。

附图说明

图1为本发明一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统的结构示意图。

图2为本发明射频前端模块的结构示意图。

图3为本发明数据采集模块和数据处理模块的指令流程图。

图4为本发明数据采集模块的结构示意图。

图5为本发明数据处理模块的结构示意图。

图6为本发明中央处理模块的结构示意图。

图7为本发明成像模块的结构示意图。

图8为本发明电源模块的结构示意图。

图9为本发明一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统的结构立体图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统，包括射频前端模块、数据采集模块、数据处理模块、中央处理模块、成像模块和电源模块；电源模块分别为射频前端模块、数据采集模块、数据处理模块、成像模块和中央处理模块供电；射频前端模块产生并接收高频雷达信号作为处理信息源；数据采集模块接收串口通信数据，即所述处理信息源，并对接收的串口通信数据进行数据帧校验和内容提取，数据采集模块将采集后的数据送至数据处理模块，数据处理模块对数据采集模块传递的数据信息进行成像算法处理和目标信息融合；成像模块对数据处理模块产生的处理数据信息进行成像显示；中央处理模块为系统的主控单元，在数据采集模块和中央处理模块、数据处理模块和中央处理模块间进行数据通信控制。

所述的射频前端模块包括发射接收天线、射频脉冲模块和回波串口信号输出模块，射频脉冲模块产生24ghz高频脉冲，发射接收天线将高频脉冲向空间进行发射并接收目标物体反射的回波信号，回波串口信号输出模块将得到的回波数据处理成用于串口通信的数据帧信号，并发送至数据接收对象中。

所述的中央处理模块包括stm32-f4内核、eeprom存储器、内部flash和时钟模块，时钟模块为stm32-f4内核提供工作信号，eeprom存储器用于存储指令集和底层固件库函数，内部flash用于存储stm32-f4内核的io口缓存数据，stm32-f4内核发送启动信号，利用该启动信号对射频前端模块、数据采集模块和数据处理模块进行逻辑控制，进而使射频前端模块发射24ghz高频探测信号，数据采集模块对串口通信数据进行采集，并将接收的回波信号转换成ttl电平用于串口通信传输，使数据处理模块对数据采集模块的采集数据进行数据处理。

所述的数据采集模块包括串口转接口模块和外部flash模块，当数据采集模块接收到stm32-f4内核发送的启动信号时，串口转接口模块将射频前端传递进来的rs-232信号转变成数据处理模块所能识别的电平信息，再将得到的串口数据，即所述电平信息，进行帧校验并提取数据帧内的有效数据位信息，即剔除一帧数据中的前导码和尾部校验码后所剩中间数据，将得到的校验后无误的数据信息传输到预先设置的数据存储区中，该数据存储区是非易失性内存，即所述外部flash模块，当完成对外部flash模块中的数据存储操作后，串口转接口模块向stm32-f4内核发送响应信号。

所述的数据处理模块包括cortex-m4处理核模块、成像算法处理模块组、多目标整合处理模块和sdram存储模块，当数据处理模块接收到stm32-f4内核发送的启动信号时，从预先设置的外部flash模块中读取多通道预处理数据，对多通道预处理数据通过成像算法处理模块组进行多通道成像信息处理，获取到多通道预处理数据对应的多组初始数据；将多组初始数据利用多目标整合处理模块进行整合，得到处理后的整体目标数据；将整体目标数据存储至sdram存储模块中，当完成对sdram存储模块中的数据存储操作后，则向stm32-f4内核发送响应信号。

所述的成像模块包括ltdc控制模块和lcd-tft面板，ltdc控制模块使用剩余sdram存储模块作为显存，直接控制lcd-tft面板用于成像显示。

所述的电源模块包括usb电源供电口和220v整流降压供电口，5v电源与usb电源供电口相连，使5v电压通过usb供电口，从而在usb供电口输出端获得所需的稳定电压；220v整流降压供电口通过降压的方式将220v转化为稳定的直流5v电源，使5v电压通过不同耗电模块，实现稳定的电源供应。

参照图1所示为一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统的组成示意图，以图2的射频前端模块为信号源，以图6的中央处理模块作为系统控制单元，以图4的数据采集模块、图5的数据处理模块和图7的成像模块作为系统的硬件实现平台，以图8的电源模块对整个系统进行供电支持，共同完成对输入系统的信号数据的数据处理工作。

参照图2，射频前端模块利用发射接收天线作为信源在空间中传递的媒介，射频脉冲模块通过内部逻辑结构电路产生高频24ghz的k波段电磁波，该高频电磁脉冲通过发射天线向空间中进行传播，利用接收天线接收反射回波，并将接收到的回波数字信号传送到回波串口信号输出模块，将数字信号转化成适用于串口通信的帧数据结构。

参照图3，数据采集模块和数据处理模块的指令流程如下：

stm32-f4内核发送启动信号，该启动信号首先传送到数据采集模块当中，当数据采集模块收到该启动信号后，开始进行数据采集工作。

数据采集模块从回波串口信号输出模块中读取串口数据帧信息，并通过串口转接口模块对数据帧信息进行格式转化，从而得到ttl电平下的数据帧信息。

对接收到的数据帧信息进行校验，这些校验信息是数据采集模块能够正常工作的保障，stm32-f4内核依据这些参数信息完成对数据采集模块的设置。

将接收到的正确数据进行有效位数据内容提取，并将得到的校验无误的有效数据位信息存储至外部flash模块，此时串口转接口模块发送响应信号至stm32-f4内核，stm32-f4内核收到响应信号后，发送对应于数据处理模块的启动信号。该启动信号是用于开启数据处理模块工作的信号，当中央处理模块完成参数信息配置后，表示此时可以进行数据处理模块的工作任务。

当数据处理模块接收到启动信号后，从所述的外部flash模块中读取定位数据参数，将参数送至成像算法处理模块组和多目标整合处理模块中，进行多目标融合和成像算法处理并得到整体目标数据。

将所述整体目标数据存储至sdram存储模块，并向stm32-f4内核发送响应信号，完成数据处理功能，并得到成像所需的多通道信息融合数据。

由上述技术方案可以看出，数据采集模块在接收到中央处理模块的stm32-f4内核发送的启动信号后，从回波串口信号输出模块中读取串口数据帧信息，并将解析得到的数据帧信息存储至外部flash模块中；数据采集模块发送响应信号至stm32-f4内核，并由stm32-f4内核发送启动信号使数据处理模块进行工作，读取外部flash模块中的数据，完成成像处理和多通道融合，当整体目标数据存储至sdram存储模块后，数据处理模块向中央处理模块的stm32-f4内核发送响应信息。该数据采集模块和数据处理模块的配置指令同时对多组目标数据进行并行处理，提高多通道信息处理的效率。

参照图4和图5，数据采集模块和数据处理模块是本发明的核心处理单元，所述数据采集模块包括串口转接口模块和外部flash模块，所述数据处理模块包括包括cortex-m4处理核模块、成像算法处理模块组、多目标整合处理模块和sdram存储模块。

所述串口转接口模块的设计依据是电路中所使用的ttl电平和rs232电平，ttl电平用于模块内部的信号传递，rs232电平用于模块间的信号传递，利用串口转接口模块作为电平转换控制器，实现模块间的信号传递，即所述回波串口信号输出模块与串口转接口模块间的数据帧传递，同时对接收数据进行帧校验和有效位数据提取，进而获取有效的回波定位信息数据。

所述外部flash模块用于存储串口转接口模块接收到的数据帧内的有效数据位信息，并等待所述cortex-m4处理核模块进行信息的读取和调用。

所述cortex-m4处理核模块是数据处理模块的核心，cortex-m4处理核模块对所述外部flash模块进行数据调用，将获得的信息送至成像算法处理模块组和多目标整合处理模块进行数据处理操作。

所述成像算法处理模块组包含定量的成像算法处理模块，一个成像算法处理模块对应一组目标数据进行算法处理，多目标数据在多个成像算法处理模块中进行算法处理，从而得到多组目标处理结果。

所述多目标整合处理模块将所述成像算法处理模块组得到的多组数据进行整合，从而得到多通道下的多目标信息定位数据，即多点目标的高精度高分辨方位成像结果。

所述sdram存储模块，用于将所有目标数据进行存储操作，当完成对所有目标数据的存储处理后，即完成数据采集模块和数据处理模块对回波数据定位成像的处理工作。

从技术方案上可以看出，数据采集模块从串口转接口模块中获取单目标或多目标的数据帧信息，并在所述模块中对有效位信息进行提取，进而获得有效回波定位信息，将所获得的定位单目标或多目标信息存储在外部flash模块中；数据处理模块的cortex-m4处理核模块对所述外部flash模块进行调用，读取数据目标信息，并将一组或多组数据送至成像算法处理模块组中进行处理，将得到的处理数据再送至多目标整合处理模块进行多目标融合工作；最后将所得的处理后数据存储至sdram存储模块，等待成像模块的调用。

参照图6，stm32-f4内核为中央处理模块的主控单元，进行系统数据的控制与通信，处理系统接收从前端传来的雷达回波数据，通过数据采集模块对原始数据帧信号进行采集，将得到的有效位数据调用到数据处理模块进行算法处理和目标整合。处理完成后的数据可以被成像模块调用，完成采集数据的液晶成像显示功能。

其中，时钟模块用于提供stm32-f4内核的工作信号，eeprom存储器用于存储指令集和底层固件库函数，内部flash用于存储stm32-f4内核的io口缓存数据。

参照图7，ltdc控制模块主要包含控制信号线、图像处理单元、配置寄存器。ltdc的控制信号线与液晶显示面板的数据线一一对应，包含有hsync、vsync、de、clk及rgb数据线共8根。设计电路连接时把液晶面板与stm32对应引脚进行连接，引脚配置要与实际电路引脚接口相匹配；图像处理单元通过ahb接口获取所述sdram存储模块中的数据，然后把数据发送到两层fifo缓存，每层fifo可缓存64x32位的数据；再从fifo缓存中获取数据交给pfc像素格式转换器，把数据从像素格式转换成字的格式；再经过混合单元把两层数据合并起来，通过信号线输出到lcd-tft面板；配置寄存器包含了ltdc的各种配置和状态寄存器，ltdc控制模块根据这些配置控制数据输出，使用ahb接口从sdram存储模块中搬运数据到液晶面板。

参照图8，系统的电源模块主要由usb电源供电口和220v整流降压供电口构成。usb电源供电口的输入端利用5v直流稳压电源作为供电电源的输入；220v整流降压供电口由输入源、整流模块、稳压模块以及变压模块组成。其中，当系统接通220v交流电后，整流器件将220v交流电压进行整流，得到单向的电压，使用稳压模块将电压稳定到所需要的工作电压5v。将电源模块的输出端连接所述的射频前端模块、数据采集模块、数据处理模块、中央处理模块和成像模块，以实现整体的硬件电路功能的正常运行。

参照图9，基于嵌入式架构的多通道高分辨穿墙雷达成像系统是将所述射频前端模块、数据采集模块、数据处理模块、中央处理模块、成像模块和电源模块进行集成的综合系统。在该系统上，中央处理模块对其它所述模块进行逻辑控制，使各模块完成对应功能；射频前端模块利用发射接收天线作为信源，产生数字信号并转化成适用于串口通信的帧数据结构；数据采集模块从串口转接口模块中获取单目标或多目标的有效回波定位信息；数据处理模块将一组或多组数据送至成像算法处理模块组中进行处理并得到多目标处理数据；成像模块将所得的处理数据进行成像显示。通过所述模块之间以及模块内部的信息调用与数据传递，从而有效地实现一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统。

以上对本发明所提供的一种基于嵌入式架构的多通道高分辨穿墙雷达成像系统进行了详细介绍。说明书中各个模块采用功能模块划分和逐层递进的方式描述，每个模块说明的都是其具体的功能以及进出入该模块的信号处理过程，各个功能模块之间的参数调用和信息传递关系十分明晰。

结合发明中的各处理单元及步骤，能够以硬件和软件的结合来实现，为了清楚地说明二者在功能上的相互关系，在上述说明中已经按照功能描述了各模块功能的组成及步骤。专业技术人员应当认识到，对以上的实施方式仅是说明本发明，而并非用作对本发明的约束条件，在一定范围内对上述实施方式做出的适当改变和变化都在本发明的要求保护范围内。