一种半导体器件测试方法及系统与流程

本发明实施例涉及mos工艺测试技术，尤其涉及一种半导体器件测试方法及系统。

背景技术：

半导体参数测试，是微电子、材料、物理等基础研究和应用研究中非常重要的一个环节，半导体器件工艺摸索中，往往需要对不同工艺流程与工艺参数获得的样品进行测量对比，以获得最优工艺路径与工艺参数。常见的测试包括：c-v(电容-电压)测试，i-v(电流-电压)测试。

然而，现有的测试方法测试准确率较低，无法准确的评价半导体器件的性能。

技术实现要素：

为了在测量半导体器件时提高损耗因数曲线的测试精度，本发明提出一种半导体器件测试方法及系统。

本发明实施例一方面提出一种半导体器件测试方法，通过频率小于1khz的激励信号对待测半导体器件进行低频电容-电压测试，测得低频电容值；通过频率大于1khz的激励信号对待测半导体器件进行高频电容-电压测试，测得高频电容值；利用所述低频电容值和所述高频电容值计算出损耗因数曲线。

进一步的，还包括：进行所述低频电容-电压测试以及高频电容-电压测试时，测量待测半导体器件的等效串联电阻；利用所述等效串联电阻修正所述低频电容值以及所述高频电容值；利用修正后的低频电容值计算第一损耗因数，利用修正后的高频电容值和低频电容值计算第二损耗因数，根据所述第一损耗因数和所述第二损耗因数计算所述损耗因数曲线。

进一步的，通过20hz～1khz的激励信号对待测半导体器件进行所述低频电容-电压测试，通过1khz～1mhz的激励信号对待测半导体器件进行所述高频电容-电压测试。

进一步的，利用所述等效串联电阻修正所述低频电容值以及所述高频电容值，包括：

采用如下公式计算修正后的低频电容值：

式中，cl为低频电容值，ω是激励信号的角频率，r为等效串联电阻。

进一步的，利用所述等效串联电阻修正所述低频电容值以及所述高频电容值，包括：

采用如下公式计算修正后的高频电容值：

式中，ch为高频电容值，ω是激励信号的角频率，r为等效串联电阻。

进一步的，利用所述修正后的低频电容值计算第一损耗因数，包括：

采用如下公式计算所述第一损耗因数：

式中，q是电荷值，cox为氧化层电容值，cxl为修正后的低频电容值，cs为理论半导体电容值。

进一步的，利用修正后的高频电容值和低频电容值计算第二损耗因数，包括：

采用如下公式计算所述第二损耗因数：

式中，q是电荷值，cox为氧化层电容值，cxl为修正后的低频电容值，cxh为修正后的高频电容值。

进一步的，经指定时间间隔后重复利用测试序列进行电容-电压测试，所述测试序列包括若干不同指定频率的激励信号。

进一步的，利用测试数据生成测试数据曲线，并将所述测试序列中的测试数据以表格形式存贮。

本发明实施例另一方面提出一种半导体器件测试系统，利用上述半导体器件测试方法，测试系统包括控制端和测试仪，

所述测试仪用于通过频率小于1khz的激励信号对待测半导体器件进行低频电容-电压测试，测得低频电容值；并通过频率大于1khz的激励信号对待测半导体器件进行高频电容-电压测试，测得高频电容值；

所述控制端用于利用所述低频电容值和所述高频电容值计算出损耗因数曲线。

与现有技术相比，本发明实施例的有益效果在于：将电容-电压测试分为低频部分和高频部分，利用测试得到的低频电容值和高频电容值计算出损耗因数曲线，其中利用小于1khz的激励信号对待测半导体器件进行低频电容-电压测试，提高了损耗因数曲线测试精度。

附图说明

图1是现有技术中mos管的结构示意图；

图2是实施例中c-v测试数据曲线图；

图3是实施例中通过测试序列进行测试生成的测试结果曲线图；

图4是本发明实施例提出的测试方法与现有测试方法的测试精度对比图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在集成电路特别是mos电路的生产和开发过程中。mos电容的c-v测试是极为重要的工艺过程监控测试手段，也是器件参数分析的可靠性研究的有效工具。现有技术中c-v测试的方法是在待测器件上施加一个偏置电压，并使用交流电压作为测试信号，通过测量半导体器件两极之间的交流电流，交流电压和阻抗相位角，从而测得器件的电容值。现有的测试方法测试准确率较低，无法准确的评价半导体器件的性能。

实施例一

本实施例提出一种半导体器件测试方法，通过频率小于1khz的激励信号对待测半导体器件进行低频电容-电压测试，测得低频电容值；通过频率大于1khz的激励信号对待测半导体器件进行高频电容-电压测试，测得高频电容值；利用低频电容值和高频电容值计算出损耗因数曲线。

本实施例中，半导体器件包括mos电容和mos管，图1是现有技术中mos管的结构示意图，参考图1，mos管包括mos结构，mos结构指由金属层、氧化物层以及半导体层组成的基本结构。理想的mos结构的电容c是氧化物层电容cox和空间电荷电容csc的串联，即，

其中氧化物层电容cox主要由氧化物层的厚度tox确定，空间电荷电容csc为，

其中，为空间电荷表面势，qsc是半导体中的空间电荷密度。

实际测试过程中，mos电容不仅是偏置电压的函数，也是测试信号频率的函数，当测试信号的频率足够低时，少子能响应测试信号，空间电荷电容csc为

csc＝cd+cp

其中cd为耗尽层电容，cp为少子对电容的贡献值，其计算公式为，

式中ε0为真空电容率，εs为半导体的介电常数，t是绝对温度，k是玻尔兹曼常数，ws是半导体层的表面势，ω是激励信号的角频率，q是半导体层表面电荷值，p0是载流子密度。

当偏置电压上升，且测试信号的频率增加到一定程度时，少子不能响应高频信号。当偏置电压上升时，空间电荷表面势随之上升，半导体表面电子电荷随空间电荷表面势指数增加，因此

式中ε0为真空电容率，εs为半导体的介电常数，t是绝对温度，k是玻尔兹曼常数，ws是表面势，ω是激励信号的角频率，n是半导体掺杂密度。

由此可以看出在不同的测试信号频率下，半导体器件的c-v特性不同，因此本实施例中，将低频电容-电压测试和高频电容-电压测试进行区分，并使用测得的低频电容值以及高频电容值计算出损耗因数共同表征半导体器件的界面特性，以更准确及全面的了解半导体器件的特征。具体的，为了降低低频测试时的测试难度，同时使计算出的损耗因数更趋近真实值，本实施例中，通过20hz～1khz的激励信号对待测半导体器件进行低频电容-电压测试，通过1khz～1mhz的激励信号对待测半导体器件进行高频电容-电压测试。

在实际测试中，制作待测器件时可能引入串联电阻，在搭建测试系统时也可能由于操作不当引入串联电阻，当引入串联电阻时，测试的电容值小于实际的待测器件的电容值，因此为提高测试精度，需要对测试结果进行修正。

本实施例中，进行低频电容-电压测试以及高频电容-电压测试时，测量待测半导体器件的等效串联电阻，利用等效串联电阻修正低频电容值以及高频电容值；利用修正后的低频电容值计算第一损耗因数，利用修正后的高频电容值和低频电容值计算第二损耗因数，根据第一损耗因数和第二损耗因数计算损耗因数曲线。

其中，采用如下公式计算修正后的低频电容值：

式中，cl为测量的低频电容值，ω是激励信号的角频率，r为等效串联电阻。

采用如下公式计算修正后的高频电容值：

式中，ch为测量的高频电容值，ω是激励信号的角频率，r为等效串联电阻。

本发明实施例中，采用如下公式计算第一损耗因数：

式中，q是电荷值，cox为氧化层电容值，cxl为修正后的低频电容值，cs为理论半导体电容值。采用如下公式计算第二损耗因数：

式中，q是电荷值，cox为氧化层电容值，cxl为修正后的低频电容值，cxh为修正后的高频电容值。本实施例中计算第二损耗因数时，采用通过氧化层电容值和修正后的高频电容值计算出的数值代替理论半导体电容值，减小了理论计算与实际测量过程中的差异。

本实施例中，cox为测量值，以n型mos器件为例说明测试方法，将半导体层保持接地并在待测半导体器件的栅极施加负电压，此时半导体层靠近氧化层一侧的表面开始存储正电荷，发生表面累积。当待测半导体器件的栅-源极电压vgs与测试时施加的偏置电压相同时，测得的电容值即为cox。利用测得的氧化层电容值还可以计算出氧化层的厚度，本实施例中，使用的公式为，

式中ε0为真空电容率，εs为半导体的介电常数。通过氧化层的厚度以及测试过程中一条cv测试曲线上的最小电容值，可以求出掺杂密度，使用的公式为，

式中，ε0为真空电容率，εs为半导体的介电常数，εox为氧化物的介电常数，t是绝对温度，k是玻尔兹曼常数，q是电荷值，n是掺杂密度，ni是本征载流子密度。

可选的，经指定时间间隔后重复利用测试序列进行电容-电压测试，测试序列包括若干不同指定频率的激励信号。通过这种方式在测试时实现了列表扫描效果，这样在一张曲线图中可以显示不同频率激励信号与损耗因数的关系。同时，利用测试数据生成测试数据曲线，并将测试序列中的测试数据以表格形式存贮，便于后续的测试分析。

实施例二

本实施例提出一种半导体器件测试系统，利用了实施例一中的测试方法，测试系统包括控制端和测试仪，测试仪用于通过频率小于1khz的激励信号对待测半导体器件进行低频电容-电压测试，测得低频电容值；并通过频率大于1khz的激励信号对待测半导体器件进行高频电容-电压测试，测得高频电容值；控制端用于利用所述低频电容值和所述高频电容值计算出损耗因数曲线。

本实施例中，测试仪选用高精度lcr测试仪，例如keysighte4980a。

本实施例中，优选的，控制端包括：

计算模块：用于接收通过频率小于1khz的激励信号测得的低频电容值、通过频率大于1khz的激励信号测得的高频电容值，修正所述低频电容值以及高频电容值，通过修正后的低频电容值以及高频电容值计算损耗因数。

通信模块：用于建立控制端和测试仪之间的信号传输通路，作为一种优选方案，控制端采用rj45接口以及以太网信号线缆，同时使用lan协议作为通信协议。选用rj45接口以及lan协议使得控制端驱动简单，测试仪识别率高，衰减小传输距离长，可同时挂载的设备数量多，且使控制端具备扩展至远程控制的能力。此外还可以选用gpib接口或者usb接口作为控制端的通信接口。

测量参数输入模块：用于进行测量配置以及接收测试所需的所有参数，同时该模块还用于显示输入到控制端的所有测量所需的参数。其中可输入的参数包括：测试结果保存路径、偏置电压最大值、偏置电压最小值、偏置电压扫描点个数、测试信号的频率、测试时间、电压类型、平均因数、重复测量次数以及测量间隔时长。

测量数据输出模块：用于测量结果的可视化以及测量数据的存储，具体包括利用测试数据生成测试数据曲线，并将测试序列中的测试数据以表格形式存贮。

本实施例中采用ingaas半导体作为待测半导体，利用测试系统测量ingaas半导体的c-v特性，其中偏置电压设置为-2v～2v，包括81个扫描点，即偏置电压每次变化0.5v，测试信号电压0.02v，频率为20hz，将重复测量6次后的平均值作为最终的电容测试结果。图2是实施例中c-v测试数据曲线图，其中横坐标为偏置电压，纵坐标为电容值，曲线a为利用20hz测试信号进行c-v测试获得的电容值曲线，曲线b、c为利用50hz、100hz测试信号进行c-v测试获得的电容值曲线。参考图2，从图中可以看出曲线a有一些噪音，但在测试信号频率为20hz的测试条件下，可以获取完整的c-v测试数据。作为一种优选方案，测试信号频率的下限设置为100hz。

图3是本实施例中通过测试序列进行测试生成的测试结果曲线图，其中横坐标为偏置电压，纵坐标为电容值。利用测试系统进行测试时，将测试信号电压频率设置为100hz～1mhz，从而形成测试序列，其他测试条件不变，结合图3可以看出本测试系统可以在一张图中显示不同频率激励信号下待测半导体器件的电容与偏置电压的关系，即在不同频率下mos器件的c-v特性曲线图。

图4是本发明实施例提出的测试方法与现有测试方法的测试精度对比图，参考图4，图中曲线e为利用本实施例提出的测试系统生成的电容值曲线，其中使用激励信号的频率为100hz～1mhz，曲线f为利用现有技术生成的电容值曲线，其中使用激励信号的频率为1khz～1mhz，通过图4可以发现在同样频率下，利用本测试系统所获得的c-v测试数据更准确，利用本测试系统计算的损耗因数更趋近真实值。

在本实施例中，为减小环境因素对测试结果的影响，布置lcr测试仪时，lcr测试仪后部与其他设备或物体之间需留出至少180mm的间隙，lcr测试仪两侧与其他设备或物体之间需留出至少60mm的间隙。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。