用于确定旋转元件的移动的器件的制作方法
相关申请引用
本申请是中国国家申请号为201611045186.8、申请日为2016年11月24日、发明名称为“用于确定旋转元件的移动、特别用于读取水表和/或气表的器件”的发明专利申请的分案申请。
本发明的实施例和应用的样式涉及经编码的信号、特别是利用反射二进制码(也被称为格雷码)编码的信号的处理，尤其用于确定旋转元件的移动，并且更特别地但是非专属地用于读取诸如水表和/或气表之类的流体表。
背景技术：
水表和/或气表可以装配有旋转盘，该旋转盘装配有表示两位或更多位上的格雷码的样式，该样式当在两个或更多个传感器的前面被旋转时，使得被编码在两位或更多位上的格雷码中的信号能够被传递。
然后，基于由传感器接收到的信号，软件装置被提供用于确定关于盘的移动的信息，特别是其转动的数目，根据该信息能够推导出水或气体的消耗。
然而，这些软件装置是复杂的，并且随着传感器数目上升而变得越来越复杂，同时它们还必须是可编程的以用于适应所使用的任意数目的传感器，并且因此适应任意位数的格雷码，这进一步增加它们的复杂性。
这尤其导致高电流消耗，当这些器件被设计为电池操作时，高电流消耗是有问题的。
因此需要提供一种易于使用、具有低能量消耗并且允许简单确定旋转元件的移动的器件，该旋转元件装配有表示多位的反射二进制码(格雷码)的样式。
还需要提供一种如下类型的器件，该器件允许工厂中的快速校准，同时针对目的在于减少流体消耗的实际值的欺骗行为是健壮的。
技术实现要素：
因此，根据一方面，提出一种用于确定旋转元件的移动的器件，该旋转元件装配有表示至少三位上的反射二进制码(格雷码)的样式，该器件包括：
–检测级，包括与该旋转元件交互的至少三个传感器，并且该检测级被配置为在所述样式在所述传感器的前面旋转期间传递被编码在至少三位上的反射二进制码中的入射信号，如果需要，所述反射二进制码包括基于传感器的配置的一个或多个错误状态或禁止状态，
–转码电路，被配置为将入射信号转换为被编码在两位上的反射二进制码中的中间信号，
–用于接收中间信号的解码级，具有解码电路，该解码电路被配置为传递表示旋转元件的旋转量的至少一个时钟信号以及表示旋转方向的方向信号，以及
–处理级，被配置为确定旋转元件的移动并且具有至少一个“通用定时器”(gpt)(通常被本领域的技术人员使用的针对该器件的术语)，该至少一个通用定时器被设计为接收所述至少一个时钟信号和所述方向信号。
因此，不管所使用的传感器的数目多少，并且因此不管被编码在格雷码中的入射信号的位数多少，利用适应于入射信号的位数的转码电路(也即硬件电路，而非软件)，该电路被配置为将该入射信号转换为被编码在两位上的格雷码中的中间信号。
这使得有可能使用解码电路(也是硬件电路，而非软件)，该解码电路将传递方向信号以及至少一个时钟信号或有时两个时钟信号。
然后，通用定时器能够被使用在处理级中。
换言之，不管被编码在格雷码中的二进制信号的位数多少，都使用相同的解码电路和通用定时器。
这里应当指出，通用定时器是传统定时器，其结构被本领域的技术人员公知，并且其尤其能够被用来测量诸如两个脉冲之间的间隔的事件，或者生成带宽调制(pwm)信号或时基。
这些定时器可以是同步的或异步的。
因此，转码电路和解码电路的纯硬件实施例简化了实现并且减少了能量消耗。其也允许在工厂中定时器的更快速的校准。
附加地，传感器的数目至少等于三，对应于至少三位上的初始格雷码，传感器当与提供在格雷码的不同状态之间的某数量的禁止转换的硬件转码组合时，有助于提高器件针对企图欺骗的健壮性。
根据一个实施例，解码电路可以被配置为传递第一时钟信号和第二时钟信号，第一时钟信号表示旋转元件在第一旋转方向上的旋转量，第二时钟信号表示旋转元件在第二旋转方向上的旋转量。
在这种情况下，处理级可以包括分别与第一时钟信号和第二时钟信号相关联的两个通用定时器。
根据一个实施例，所述至少一个通用定时器可以是同步定时器，该同步定时器具有包含d触发器的至少一个时钟同步电路，d触发器接收由解码电路传递的所述至少一个时钟信号并且由定时时钟信号定时。
然后，解码级还有利地包括门控时钟电路，该门控时钟电路被配置为传递门控时钟信号和从基本时钟信号(例如，通常由微控制器使用的高频时钟信号)获得的定时时钟信号，该动作只在门控时钟信号存在的情况下发生。
门控电路还被配置为仅当门控时钟信号已经被传递时允许中间信号向解码电路的传递。
根据另一实施例，转码电路还被有利地配置为在反射二进制码的两个值之间的禁止转换或错误转换存在的情况下和/或在反射二进制码的错误状态或禁止状态存在的情况下传递错误信号。
这尤其使得有可能改进仪表的使用中的欺骗预防。
传感器的数目可以是三个，并且这些传感器可以是例如彼此成120°偏移，在这种情况下，这些传感器可以是具有格雷编码的，来自该格雷编码的一些代码或状态是缺失的，因为它们是错误的或禁止的。
根据另一方面，如以上限定的器件被提出用于读取气表或水表。
附图说明
通过对实施例和应用的详细描述以及附图的研读，本发明的其它优点和特征将是明显的，实施例和应用的该详细描述不以任何方式限制，在附图中：
–图1至14是关于本发明的不同实施例和应用。
具体实施方式
在图1中，标记dis表示用于确定旋转元件1的移动的器件，旋转元件1装配有mtm样式，mtm样式表示多位(在此情况下为三位)上的反射二进制码(格雷码)。
盘1可以关于轴ax以一个方向或另一个方向旋转，并且例如可以被并入装置app，例如，诸如水表或气表、或更通常的流体表。
当盘旋转时，其掩盖一个或多个传感器cptx、cpty、cptz。由这些传感器传递的信号在检测级et1的处理单元blc中被处理以便于传递二进制分量x、y、z，二进制分量在此形成根据三位上的格雷码来编码的入射信号。
在这里描述的示例中，传感器是光学读数传感器，但是明显地，为了与其他类型的盘交互，其它类型的传感器(例如，磁读数传感器)是可能的。显然，处理级的结构并且尤其单元blc的结构适应于传感器的性质。
入射信号被连续传递或以采样的方式传递，并且包括三位z、y、x(x是最低有效位并且z是最高有效位)，入射信号在转码电路2中被处理，转码电路2将入射信号转换为被编码在两位上的格雷码中的中间信号a、b。
然后中间信号a、b在具有解码电路30的解码级3中被处理，解码电路30被配置为传递至少一个时钟信号clk1和方向信号dir，至少一个时钟信号clk1表示旋转元件的旋转量，方向信号dir表示圆盘1的旋转方向。
然后，这些信号clk1和dir在处理级4中被处理，处理级4尤其包括通用定时器40，通用定时器40能够被用于确定盘1的移动的特性(例如，所执行的转动的数目)。
如本领域的技术人员所公知的，反射二进制码(格雷码)是如下类型的二进制编码，其能够被用于在增量和减量期间一次修改仅一位。这能够避免当在增量和减量中多于一位可以被修改时在传统二进制码中可能出现的不期望的转换状态的发生。
图2示意性地示出在旋转元件以方向dr1或以方向dr2旋转期间在两位格雷码的不同状态之间的转换。
更具体地，从状态00开始，如果以方向dr1旋转，相继通过状态10、11和01并且然后返回到状态00是可能的。
如果以相反方向旋转，即以方向dr2旋转，从状态00开始，在返回到状态00之前相继通过状态01、11和10是可能的。
实线箭头指示正确转换，而虚线箭头指示禁止转换或错误转换。
换言之，例如，如果存在从状态11到状态00的移动，这表示仪表故障或企图欺骗。
现在将参照图3和图4来说明利用三位上的格雷码编码的光学盘的第一实施例。
如图3中所图示的，盘1被分成每个45°的8个扇区，并且样式mtf包括三个轨道pstx、psty和pstz，在三个轨道上在某些位置处已经放置光学不透明样式。
在这种情况下，光学传感器cptx、cpty和cptz被对齐。
在这里描述的示例中，在圆盘以方向dr1或以方向dr2旋转期间，如果传感器是被照射的，即当其未被不透明区域掩盖时，对应位(x、y或z)等于0，而当该传感器被不透明部分掩盖时，对应位等于1。
对应于三位格雷码的不同转换以及对应于到两位格雷码的转码的状态机在图4中示出。
这里应当指出，按照惯例，传感器cptx供应信号x，信号x是最低有效位，而传感器cptz供应位z，位z是最高有效位。
在图4中，出现在非阴影线圆圈中的状态表示三位格雷码的状态，而阴影线圆圈中示出的状态表示在转码之后两位格雷码的状态。
附加地，这里实线箭头再次表示正确转换，而虚线箭头表示位转换。
因此，从状态000开始伴随旋转元件在方向dr1上旋转，在返回到状态000之前，我们相继通过状态001、101、111、011、010、110和100。
三位格雷码的这些状态中的每个状态也与两位格雷码的状态相关联。
因此能够看出，在这种情况下，对于在方向dr1上的完整转动，两位格雷码的相继状态必须依次为状态00、10、11、01、00、10、11、01，然后回到00。
显然，如果元件以相反方向dr2旋转，那么状态的相继顺序被颠倒。
基于该状态机以及对应的正确或错误的转换，一种本领域技术人员所公知的用于状态机的逻辑综合的工具可以被用于确定转码电路2的逻辑结构，如果存在通过禁止转换的通道，转码电路2从位x、y、z开始，能够供应两位上的中间信号a和b以及错误信号sr(图1)。
用于指导并且以非限制示例的方式，被使用的状态机综合工具可以是本领域的技术人员所知道的由新思科技公司(synopsys)生产的以设计编译器(designcompiler)命名的工具。
如图5到7所示出的，存在用于获得三位上的格雷码的其它可能的配置。
在该实施例中，三个光学传感器cptx、cpty和cptz以120°间隔被有角度地隔开，并且盘1具有以不透明部分遮盖盘的一半的形式的样式mtf。
因此能够看出，如图5中所示出的，当盘1以方向dr2从该图的左边示出的位置旋转，传感器中的至少一个传感器被遮盖。
这在图6中所图示的状态机中被证明，在图6中出于简化的目的仅示出正确的转换而未示出禁止转换或错误转换。
在这种情况下，出于简化的目的，不能利用以120°布置的传感器的配置而获得的缺失的状态或代码(即，状态或代码000和111)也从该图中被省略。这些状态被认为是错误的或禁止的，并且如果它们发生也可以导致错误信号sr的传输(其可以指示企图欺骗)。
这里再一次，出现在非阴影线圆圈中的状态是三位格雷码的状态，而阴影线圆圈中示出的经转码的状态是两位格雷码的状态。
图7示出根据三位格雷码和两位格雷码的不同状态的盘的位置。
在图6和7中能够看出，如果盘以方向dr2执行一次转动，其在返回到状态101之前相继通过状态101、100、110、010、011和001。
另一方面，这里通过与之前示例对比能够看出，两位格雷码的两个不同状态对应于三位格雷码的两个相同状态，例如状态101。
因此，在这种情况下的转码是动态转码，其不仅使用三位格雷码的当前状态的值还使用之前状态的值。
这里再一次，转码电路2的硬件实现基于状态机合成算法的使用。
如图8和9所示出的，光学盘的其它配置也是可能的。
在图8中，存在装配有表示4位上的格雷码的样式的盘1，而图9示出装配有表示编码在12位上的格雷码的样式的盘1。
图10示意性地示出以格雷码被编码在两位上的中间信号a和b以及由解码级3传递的不同可能信号的时间上的变化。
依赖于解码级的结构，例如，解码级可以传递伴随有方向信号dir的单个时钟信号clk1或伴随有方向信号dir的两个时钟信号clk10和clk20。
如果解码级仅传递一个时钟信号clk1，这包括在中间信号a、b状态的每个变化处的脉冲。附加地，如图中所示出的，在给定瞬间，中间信号a、b表示由dir信号中的转换指示的、在旋转方向上的变化。
并且，即使在这种情况下，继续存在在中间信号a、b的状态的每个变化处的时钟信号clk1的一个脉冲。
换言之，时钟信号clk1的每个脉冲表示盘的旋转的角度的值的增量或减量，该增量或减量由方向信号dir的值定义。
然而，这不是解码级被配置为传递两个时钟信号clk10和clk20的情况。
这是因为，只要旋转元件以第一方向旋转，clk10信号就传递在中间信号a、b的状态的每个变化处的脉冲。
然而，当存在由dir信号的转换指示的方向变化时，在信号clk10中不再存在任何脉冲；替代地，现在是信号clk20包括在中间信号a、b的状态的每个变化处的所述脉冲。
图11示意性地示出传递单个时钟信号clk1和方向信号dir的解码电路的示例性实施例。
例如，该解码电路30可以是在以编号0089171公布的欧洲专利申请中描述的解码电路。该电路的一些特性将在这里被指出。
被编码在两位上的格雷码中的中间信号的两个分量a和b被传递至异或门300的两个输入。分量b也被传递至另一异或门302的第一输入并且经由延迟装置301被传递至该异或门302的第二输入。
两个门300和302的输出被分别连接至第三异或门303的两个输入。
门300的输出也被直接连接至另一异或门305的第一输入并且经由延迟装置304被连接至该门305的第二输入。
门305的输出对d触发器306定时，d触发器306的数据输入d被连接至门303的输出。
触发器306的补充输出
异或门305的输出也被连接至单稳多谐振荡器307的输入，单稳多谐振荡器307的输出经由反相器308传递时钟信号clk1。
如果期望使用能够传递两个时钟信号clk10和clk20的解码级，可以使用图12中描绘的类型的级。
例如，该解码级包括图11的解码电路30连同标记为31的第一与(and)逻辑门，第一and逻辑门的第一输入接收方向信号dir而第一and逻辑门的其它输入接收时钟信号clk1。
标记为33的另一and逻辑门经由反相器32在第一输入上接收dir信号，并且在该and逻辑门的其它输入上接收时钟信号clk1。
两个门31和32分别传递信号clk10和clk20。
处理级4的通用定时器40可以是同步定时器或异步定时器。
例如，由意法半导体公司(stmicroelectronics)生产的以“通用定时器tim2(general-purposetimertim2)”命名的定时器可以被使用作为同步定时器。
例如，由意法半导体公司(stmicroelectronics)生产的以“低功率定时器(low-powertimer)(lptim)”命名的定时器可以被使用作为异步定时器。
现在更具体地参照图13和14来说明使用“门控时钟”器件(该器件被本领域的技术人员所公知的术语)的实施例。
当通用定时器40是同步定时器时，即具有包括例如两个d触发器bsc40和bsc50(图13)的时钟同步电路的同步定时器，该门控时钟器件是特别有利的。
该同步电路接收由解码电路30传递的时钟信号clk1并且传递经重新同步的时钟信号clk100。
通常地，包含定时器40的处理级被并入包括微控制器(例如，由意法半导体公司出售的型号stm32的微控制器)的集成电路中，微控制器被具有例如大约几十mhz的高频率的基本时钟信号clk0定时。
并且，为了限制电流消耗，仅在短时间期间将该快速时钟clk0传递至定时器同步电路是优选的。
因此，利用被设计为传递标记为
门控时钟电路还被配置为仅当门控信号clk3已经被传递时，也就是说当门控时钟已经被启动时，允许中间信号a、b向解码电路30的传递。
出于该目的，如图14中所示出的，门控时钟电路包括例如d触发器的序列bsc1-bsc5，其中第一d触发器bsc1由基本时钟信号clk0定时。
倒数第二个触发器bsc4的非补充输出q传递辅助定时信号q3。
该序列的最后一个触发器bsc5的补充输出传递门控时钟信号
附加地，该序列中的从第二个触发器bsc2到最后一个触发器bsc5的每个相继触发器的数据输入d被连接至前一触发器的补充输出
门控时钟电路还包括两个辅助d触发器bsc10、bsc20(图13)，它们由辅助时钟信号q3定时并且它们相应的数据输入d旨在接收中间信号的两个分量a和b，并且它们的两个非补充输出q被连接至解码电路的输入。
触发器序列的触发器bsc1–bsc5可以由重新初始化信号rs重新初始化。
图14的下面部分示出不同信号的时序图，并且能够看出信号q3去往高态以使得能够向解码电路30传递中间信号a、b，同时信号
- 还没有人留言评论。精彩留言会获得点赞！