一种北斗卫星终端设备一体式抗干扰设计方法与流程

本发明设计了一种北斗卫星终端设备抗干扰方法，针对具备北斗卫星导航(rdss)和北斗短报文(rnss)双向数据链两种功能的卫星终端设备提出了一种集成设计方法，可以同时满足两个系统的抗干扰需求。

本发明通过将卫星导航和短报文数据链两个系统的抗干扰天线和硬件电路进行一体化设计，在保证产品性能的同时还能减少产品的体积、重量和硬件成本。

背景技术：

北斗卫星导航系统可以提供全天候、高精度的定位、导航和授时功能，北斗卫星系统的短报文通信功能则具备远距离超视距双向通讯能力。随着北斗卫星导航系统的逐步建立，卫星导航及短报文双向通讯在各类军用飞行器中的使用日益普遍。同时为适应战场作战环境，对卫星导航及短报文通讯的抗电磁干扰能力也提出了较高的要求，由于两种功能所使用的工作频点不同，现有常规设计方法常常将卫星导航的抗干扰电路与短报文的抗干扰电路分开设计，抗干扰天线也分别实现，对于结构体积有严格要求的应用背景，使用常规设计方法对于飞行器的总体设计提出了很高的要求。

由于导航和短报文通信功能均为北斗系统所提供的功能服务，其工作频段均在1ghz～3ghz之间、抗干扰方法类似，对于硬件要求趋同，本发明提出了一种整体设计方法，将抗干扰天线组成抗干扰天线阵、共同使用一片fpga实现抗干扰信号处理。使用本发明方法可以减少一个抗干扰天线的体积，同时至少减少一片fpga芯片的硬件成本。

技术实现要素：

本发明提出了一种北斗卫星终端设备一体式抗干扰设计方法，使得终端设备可以同时实现卫星导航和短报文通讯的抗干扰功能，终端设备可以共用一个抗干扰天线，抗干扰处理模块，同时使用类似的抗干扰算法。

为了实现上述方法，本发明通过以下技术方案实现：

1.集成设计抗干扰天线

利用导航和短报文接收信号的波长不同针对设计了两组边长不同的2×2抗干扰天线阵列，同时选择圆形天线阵子以减少结构上的干涉，将较小的一个方形阵列嵌套至较大的一个方形阵列中并在中心位置安装短报文发射阵子，最后统一封装至一个大的天线罩下形成完整的抗干扰天线。

2.抗干扰模块设计

抗干扰处理单元采用一体化设计思路，即两个频点的处理在同一个模块中完成。整个抗干扰部分采用了唯一统一的一个本振源、频率合成器和fpga芯片，同时在处理过程中共用前端频域窄带干扰抑制模块、权值计算模块和内部sdram存储器模块。

3.抗干扰算法设计

卫星导航系统由于采用dsss技术而具有良好的隐蔽性、保密性、抗多径衰落特性以及抗干扰能力，扩频系统具有较高的处理增益，使系统本身就具有较高的抗干扰性能。但是当干扰强度超出扩频增益所能够提供的抑制能力时，需要采取一定的信号处理手段来增强系统抗强干扰的能力。本发明使用时空自适应滤波算法进行抗干扰处理，在四阵元的条件下可以实现最多三个干扰源的抑制。

本发明方法与现有技术方法相比，其优点和有益效果是：

1)减少天线体积和重量。由9个天线阵子组成的抗干扰天线设计减小了天线的体积和重量。

2)统一抗干扰硬件电路设计，减少了fpga、温补晶振等硬件器件的使用数量，减少产品体积重量，同时降低产品成本。

3)由于减少硬件资源和使用单一天线罩，相比于传统产品的加工制造成本，整体降低30％～40％。

附图说明

以下将结合附图和实施例对本发明作进一步说明。

图1是本发明天线结构图；

图2是本发明抗干扰射频模块内部信号流程图；

图3是本发明抗干扰fpga处理单元处理基本流程图；

图4是本发明无约束空时处理结构图；

图5是本发明单宽带干扰陷零的空频响应图。

具体实施方式

一种北斗卫星终端设备一体式抗干扰设计方法，其步骤是：

1.集成设计抗干扰天线

北斗卫星导航的b3频点频率为1268.62mhz，波长约23.65cm，短报文接收(s频点)信号频点为2491mhz，波长为12.04cm，按照经典抗干扰理论可知其阵元间的间距应大于至少半个波长因此若按照四阵元方形布局则短报文接收天线阵元间距应大于6.02cm，导航接收天线阵元应大于11.83cm。由于两者之间差距较大完全可以将两个阵元组合至一起形成一个共有八个阵元的抗干扰阵列，同时由于短报文还具有发射阵元可以将阵元安置在中间位置，具体结构可以参考图1。

2.抗干扰模块设计

抗干扰处理单元采用一体化设计思路，即两个频点的处理在同一个模块中完成。按照功能划分，抗干扰处理单元内部分为抗干扰射频模块和抗干扰处理板两大部分，其中抗干扰射频模块的内部流程图见图2。

在射频模块的内部框图中可以看出，整个抗干扰部分采用了唯一统一的一个本振源和频率合成器，选择产生的北斗b3频点本振频率在1200mhz～1250mhz，短报文s频点本振频率在2400mhz～2450mhz和抗干扰处理板本振频率在50mhz～70mhz分别用于b3频点的上下变频、s频点的上下变频和抗干扰数字处理(包括数字采样和数字同步)。本设计可以保证抗干扰处理单元内部的各个信号时序严格同步，其中ad采样与数字信号处理的时钟同步可以有效的降低由于数字采样造成的相位噪声，使由于数字采样造成的信号失真和增益损失降到最低；上下变频的本振同步可以有效地消除由于上下变频处理带来的信号中心频率偏移，使接收机可以准确的测量信号的真实多普勒频偏。

在数字信号处理部分，北斗b3频点信号和短报文s频点信号的处理流程完全一样，如图3所示，通过采用在同一片fpga中集成实现的方案能够有效的优化资源，减少fpga的资源占用量和器件消耗功耗。合理选择两个系统的中频信号频率可以使频率较为接近，处理过程中可以共用前端频域窄带干扰抑制模块、权值计算模块和内部sdram存储器模块，由此简化fpga软件的复杂程度，提高软件的可靠性。

3.抗干扰算法设计

无约束空时自适应算法应用在无先验知识的情况下，即有用信号和干扰信号的来波方向未知。无约束空时自适应算法的最佳化准则是使滤波器输出功率最小，即无约束空时处理结构如图4所示。

天线阵共有m个阵元，第一阵元通道作为主通道，第二至m通道作为辅助通道，每个辅助通道后有一个n阶fir滤波器。令输入信号为x1(n),...,xm(n)，则阵元m后的fir各抽头输入信号为xm1(n)＝xm(n)，xm2(n)＝xm(n-1)，……，xmn(n)＝xm(n-n+1)。用x表示输入信号矩阵为

x＝[x1,x21,x22,...,x2n,...,xm1,xm2,...,xmn]^t

滤波器系数表示为{wmn}，m＝2,...,m，n＝1,2,...,n为空时二维权系数。用mn×1维向量w表示处理器权矢量，则

w＝[w21,...,w2n,...,wm1,...,wmn]^t

最佳化准则可以归结为如下的无约束最佳化问题：

式中x1＝x1(n)，数据长度为l，x1为1×l的矢量，

pout取最小值的最佳权wopt可由令pout对w的梯度为零求得：

可得到wopt应满足的方程为

上式称为正规方程。当为满秩时，正规方程有唯一解：

这就是无约束空时自适应算法的最优解。

通过仿真分析空时联合滤波所带来的抗干扰增益，仿真时不对波束指向进行控制，仿真中设置一个宽带干扰，干扰的入射方向为俯仰角50度，方位角100度。图5为空时自适应处理对单宽带干扰陷零的空频响应图。