一种兼容高低电平检测的CA电路的制作方法

本实用新型涉及专属机顶盒技术领域，具体的说，是一种兼容高低电平检测的ca电路。

背景技术：

随着机顶盒技术的发展，各地广电局实现增值业务时都是通过ca认证来识别用户的合法信息。所谓数字电视机顶盒的ca，实际上是数字电视系统的ca，名称为条件接收，简称ca，它是一种技术手段，它只允许被授权的用户使用某一业务，未经授权的用户不能使用这一业务。机顶盒中硬件和软件针对ca合法识别都需要条件一致才能识别正确。目前由于各地广电局硬件针对ca检测信号的识别没有统一的标准。软件针对检测信号的改变可以通过升级实现，而硬件针对检测信号的改变会大大影响整个项目的时间。ca电路作为机顶盒内的判别用户身份的重要环节，在目前的设计中往往根据项目当前的实际情况进行单一满足设计，当客户需求改变或者物料购买困难时，就无法在现有硬件版本上进行直接更改。

技术实现要素：

本实用新型的目的在于提供一种兼容高低电平检测的ca电路，用于解决现有技术中当客户需求改变或者物料购买困难时无法在现有硬件版本上直接进行更改的问题。

本实用新型通过下述技术方案解决上述问题：

一种兼容高低电平检测的ca电路，包括电源模块、卡座/卡模块、det信号检测模块和mcu模块，所述电源模块为所述卡座/卡模块、det信号检测模块以及mcu模块供电，所述卡座/卡模块与mcu模块连接，所述det信号检测模块分别连接所述卡座/卡模块与mcu模块，用于在插卡/拔卡过程中改变输入mcu模块的电平信号。

通过此检测电路，可以根据卡座/卡模块是常开还是常闭以及mcu中det引脚是高电平检测为插卡还是低电平检测为插卡，来选择第一检测单元或第二选择单元上料，后续可以根据用户需求和物料需求进行上料，满足不同的实际需求，节约整体项目开发成本和时间。它解决了传统设计时只满足一种设计状态的难题。

进一步地，所述mcu模块包括第一data端、第一clk端、第一rst端和第一det端，所述卡座/卡模块包括第二data端、第二clk端、第二rst端和s1-det端和s2端，所述det信号检测模块包括第一检测单元和第二检测单元，所述第一检测单元包括电阻r1和电阻r3，所述第二检测单元包括电阻r2和电阻r4，所述电阻r1的一端连接所述s2端，电阻r1的另一端连接vcc，电阻r2的一端连接s2端，电阻r2的另一端接地，电阻r3的一端连接所述s1-det端，另一端接地，电阻r4的一端连接s1-det端，电阻r4的另一端连接vcc；第一检测单元与第二检测单元同时有且只有一个上料，另一个设置为nc。

当卡座/卡模块为常闭卡座，且设定s1-det端输出低电平为有卡插入，这个时候，第一检测单元上料，即电阻r1和电阻r3上料，电阻r2和电阻r4不上料即不存在(nc)；常闭卡座的s1-det和s2引脚物料本身是连接在一起的，当没有卡插入时，电阻r1和电阻r3形成vcc-ca的电阻串联分压电路，根据公式vdet＝vcc-ca/(r1+r3)*r3得出vdet等于10/11vcc-ca,mcu判别为高电平，识别为不插卡；当插入卡时，由于物理作用将s1-set脚和s2管脚断开，vdet处通过电阻r3下拉到地，电压接近于0v，mcu识别为低，mcu识别到det信号后将其余rst、clk、data信号进行处理，从而解扰成功。

当卡座/卡模块为常闭卡座，且设定s1-det端输出高电平为有卡插入，这个时候，第一检测单元上料，即电阻r2和电阻r4上料，电阻r1和电阻r3不上料即不存在(nc)；常闭卡座s1-det和s2引脚物料本身是连接在一起的，当没有卡插入时，电阻r4和电阻r2形成vcc-ca的电阻串联分压电路，根据公式vdet＝vcc-ca/(r2+r4)*r2，mcu判别为低电平，识别为不插卡；当插入卡时，由于物理作用将s1-set脚和s2管脚断开，vdet处通过电阻r4上拉到电源vcc-ca，电压接近于vcc-ca，mcu识别为高，mcu识别到det信号后将其余rst、clk、data信号进行处理，从而解扰成功。

当卡座/卡模块为常开卡座，设定s1-det端输出低电平为有卡插入，电阻r2和电阻r4上料，电阻r1和电阻r3不上料；常开卡座s1-det和s2引脚物料本身是断开的，当没有卡插入时，vdet处通过r4上拉至vcc-ca，电压接近于vcc-ca，mcu识别为高，判断为不插卡；当插入卡时，s1-set脚和s2管脚通过物理连接导通，r4和r2形成vcc-ca的电阻串联分压电路，根据公式vdet＝vcc-ca/(r2+r4)*r2，mcu判别为低电平，识别为插卡；mcu识别到det信号后将其余rst、clk、data信号进行处理，解扰成功。

当卡座/卡模块为常开卡座，设定s1-det端输出高电平为有卡插入，电阻r1和电阻r3上料，电阻r2和电阻r4不上料。

常开卡座s1-det和s2引脚物料本身是断开的，当没有卡插入时，vdet处通过电阻r3下拉到gnd，vdet处电压接近于0v，mcu判别为低电平，识别为不插卡；当卡插入时，s1-set脚和s2管脚通过物理连接导通，r1和r3形成vcc-ca的电阻串联分压电路，根据公式vdet＝vcc-ca/(r1+r3)*r3，mcu判别为高电平，识别为插卡；mcu识别到det信号后将其余rst、clk、data信号进行处理，从而解扰成功。

本实用新型与现有技术相比，具有以下优点及有益效果：

(1)本实用新型本发明通过此检测电路，后续可以根据用户需求和物料需求进行上料，满足不同的实际需求，节约整体项目开发成本和时间。

(2)本实用新型解决了传统设计时只满足一种设计状态的难题。

附图说明

图1为本实用新型的原理框图；

图2为卡座/卡模块与det信号检测模块的电路原理图。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例1：

一种兼容高低电平检测的ca电路，如图1所示，包括电源模块、卡座/卡模块、det信号检测模块和mcu模块，所述电源模块为所述卡座/卡模块、det信号检测模块以及mcu模块供电，所述卡座/卡模块与mcu模块连接，所述det信号检测模块分别连接所述卡座/卡模块与mcu模块，用于在插卡/拔卡过程中改变输入mcu模块的电平信号。

如图2所示，所述mcu模块包括第一data端、第一clk端、第一rst端和第一det端，所述卡座/卡模块包括第二data端、第二clk端、第二rst端和s1-det端和s2端，所述det信号检测模块包括第一检测单元和第二检测单元，所述第一检测单元包括电阻r1和电阻r3，所述第二检测单元包括电阻r2和电阻r4，所述电阻r1的一端连接所述s2端，电阻r1的另一端连接vcc，电阻r2的一端连接s2端，电阻r2的另一端接地，电阻r3的一端连接所述s1-det端，另一端接地，电阻r4的一端连接s1-det端，电阻r4的另一端连接vcc；第一检测单元与第二检测单元同时有且只有一个上料，另一个设置为nc。插拔卡时，det信号引脚s1-det有信号高低变换，mcu就是通过识别该信号来判断是否插拔卡。

具体分以下四种状态：

1.当卡座采用常闭卡座且软件判别det信号低为插卡时，电阻r1，电阻r3上料，电阻r2，电阻r4均nc，具体工作原理如下：常闭卡座的s1-det和s2引脚物料本身是连接在一起的，当没有卡插入时，电阻r1和电阻r3形成vcc-ca的电阻串联分压电路，根据公式vdet＝vcc-ca/(r1+r3)*r3得出vdet等于10/11vcc-ca，mcu判别为高电平，识别为不插卡；当插入卡时，由于物理作用将s1-set脚和s2管脚断开，vdet处通过电阻r3下拉到地，电压接近于0v，mcu识别为低，mcu识别到det信号后将其余rst、clk、data信号进行处理，从而解扰成功；

2.当卡座采用常闭卡座且软件判别det信号高为插卡时，电阻r2，电阻r4上料，电阻r1，电阻r3均nc，具体工作原理如下：同理常闭卡座s1-det和s2引脚物料本身是连接在一起的，当没有卡插入时，电阻r4和电阻r2形成vcc-ca的电阻串联分压电路，根据公式vdet＝vcc-ca/(r1+r3)*r2得出vdet等于1/11vcc-ca,mcu判别为低电平，识别为不插卡；当插入卡时，由于物理作用将s1-set脚和s2管脚断开，vdet处通过电阻r4上拉到电源vcc-ca，电压接近于vcc-ca，mcu识别为高，mcu识别到det信号后将其余rst、clk、data信号进行处理，从而解扰成功。

3.当卡座采用常开卡座且软件判别为det信号低为插卡时，电阻r2，电阻r4上料，电阻r1，电阻r3均nc，具体工作原理如下：常开卡座s1-det和s2引脚物料本身是断开的，当没有卡插入时，vdet处通过r4上拉至vcc-ca，电压接近于vcc-ca，mcu识别为高，判断为不插卡；当插入卡时，s1-set脚和s2管脚通过物理连接导通，电阻r4和电阻r2形成vcc-ca的电阻串联分压电路，根据公式vdet＝vcc-ca/(r2+r4)*r2得出vdet等于1/11vcc-ca，mcu判别为低电平，识别为插卡；mcu识别到det信号后将其余rst、clk、data信号进行处理，解扰成功。

4.当卡座采用常开卡座且软件判别为det信号高为插卡时，电阻r1，电阻r3上料，电阻r2，电阻r4均nc，具体工作原理如下：同理常开卡座s1-det和s2引脚物料本身是断开的，当没有卡插入时，vdet处通过电阻r3下拉到gnd，vdet处电压接近于0v，mcu判别为低电平，识别为不插卡；当卡插入时，s1-set脚和s2管脚通过物理连接导通，电阻r1和电阻r3形成vcc-ca的电阻串联分压电路，根据公式vdet＝vcc-ca/(r1+r3)*r3得出vdet等于10/11vcc-ca，mcu判别为高电平，识别为插卡；mcu识别到det信号后将其余rst、clk、data信号进行处理，从而解扰成功。

通过此检测电路，后续可以根据用户需求和物料需求进行上料，满足不同的实际需求，节约整体项目开发成本和时间。它解决了传统设计时只满足一种设计状态的难题。

尽管这里参照本实用新型的解释性实施例对本实用新型进行了描述，上述实施例仅为本实用新型较佳的实施方式，本实用新型的实施方式并不受上述实施例的限制，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。