一种能提高电阻测量精度的可寻址测试芯片及其测试系统的制作方法

本实用新型是关于半导体设计和生产领域，特别涉及一种能提高电阻测量精度的可寻址测试芯片及其测试系统。

背景技术：

传统半导体制造通过短程测试芯片来测试获取生产工艺的缺陷率和成品率，根据在晶圆内放置位置的不同，可分为两类：独立测试芯片和放置在划片槽内的测试芯片。独立测试芯片面积较大，需要占据一个芯片的位置，这样就相当于半导体制造厂商需要支付这一部分面积掩模的制造费用。划片槽是晶圆上为切割芯片时预留的空间，将测试芯片放置于划片槽，可以不占据芯片的位置，这使半导体制造厂商就不需要承担昂贵的掩模费用，节省了大量的成本。

但是短程测试芯片需要将测试单元单独的连接到pad(焊盘)上，每个测试结构需要两个或多个pad，这造成了短程测试芯片的面积利用率很低。基于这个考虑，普通可寻址测试芯片通过引入类似于静态记忆体芯片的地址译码电路，大大减少了pad的数量，相对提高了测试芯片的面积利用率。

普通可寻址测试芯片(testchip)是通用的带有可寻址电路的测试芯片，由寻址电路、开关电路、待测器件(dut)、引脚(pad)四部分基本结构构成，其中寻址电路与开关电路相连，且输出地址信号以控制开关电路中的开关通断状态；开关电路与待测器件相连，以通过开关的通断状态选择特定的dut进行测量。

如图1所示，对于区域放置较多dut的测试芯片，可以将其整个dut区域划分成若干个小dut区域，即将dut划分成若干个阵列，然后再在不同的阵列之间，分别设置开关电路和寻址电路。但是，在实际芯片测试中，更好的设计是只使用一个dut阵列进行测试，所有的dut都在同一个dut区域，在该dut区域没有多余的电路或设备，这样就更类似于芯片的真实使用场景。

但是，随着制造企业对集成度的要求，越来越多的dut数量会有更多的开关电路，开关电路的增加势必导致测试电路中的电阻增大。根据实验数据可知，dut的电阻主要受到开关电路的影响，而非dut阵列中的金属电阻。对于目前的一些密度较高的测试芯片，若采用更多的开关电路来实现更多的dut选择，其dut的电阻会达到1.5k欧姆～3k欧姆，导致测量ldsat时存在压降，会造成测量值不准确，以及小电阻无法测量的问题。因此，如何消除压降的影响提高准确度是本领域一个需要解决的问题。

技术实现要素：

本实用新型的主要目的在于克服现有技术中的不足，提供一种能消除压降的影响，精确测量电阻值的可寻址测试芯片及其测试系统。

本实用新型的目的还在于提供一种能提高电阻测量精度的可寻址测试芯片，包括激励电路、感应电路、若干待测器件和若干焊盘；所述待测器件形成dut阵列，每个dut阵列的外围分别设置有一个激励电路和一个感应电路；

激励电路包括开关电路a和寻址电路a，寻址电路a与开关电路a相连，寻址电路a输出地址信号以控制开关电路a中的开关通断状态，开关电路a与待测器件相连，开关电路a通过开关的通断状态选定指定的待测器件；激励电路用于对选定的待测器件施加测试电压；

感应电路包括开关电路b和寻址电路b，寻址电路b与开关电路b相连，寻址电路b输出地址信号以控制开关电路b中的开关通断状态，开关电路b与待测器件相连，开关电路b通过开关的通断状态选定指定的待测器件；感应电路用于对选定的待测器件通入低电流，以测量该待测器件两端的电压；

对于同一个dut阵列，因为其外围的激励电路和感应电路选定的是同一个待测器件，所以同一个dut阵列外围的激励电路和感应电路中，寻址电路a和寻址电路b能共用一个寻址电路实现，或者对于寻址电路a和寻址电路b分别配置一个寻址电路实现；也即寻址电路a和寻址电路b可以共用同一电路结构实现，或者配置两个独立的电路结构来分别实现寻址电路a和寻址电路b。

作为进一步的改进，所述能提高电阻测量精度的可寻址测试芯片中，所有待测器件不进行阵列分割，即所有待测器件形成一个dut阵列，激励电路和感应电路分别设置在该dut阵列的外围。

上述能提高电阻测量精度的可寻址测试芯片，利用感应电路测量待测器件两端的电压，以计算待测器件的电阻，来消除开关电路增多带来的压降的影响，使不划分dut阵列成为可能，即实现所有的dut都在同一个dut区域，在该dut区域没有多余的电路或设备，只使用一个dut阵列进行测试，这样就更类似于芯片的真实使用场景。当然，该能提高电阻测量精度的可寻址测试芯片，能实现待测器件不进行阵列分割，也当然能适用待测阵列进行分割的情况，只是整个测试芯片的寻址电路还需要配置一个阵列选择译码器用于dut阵列选择。

作为进一步的改进，开关电路a和/或开关电路b分别包括行开关电路和列开关电路，寻址电路a和/或寻址电路b分别包括行地址译码器和列地址译码器；行地址译码器与行开关电路相连，行地址译码器控制行开关电路选定待测器件的所在行；列地址译码器与列开关电路相连，列地址译码器控制列开关电路选定待测器件的所在列。

作为进一步的改进，寻址电路a包括若干译码器，开关电路a包括多个传输门，其中若干个传输门为一组，同一组传输门的输入端连接到寻址电路a中的同一个译码器；多组传输门按信号传递方向连接成多级传输门结构，其中高一级的传输门的输出端连接到与之相连的低一级传输门的输入端，最低一级传输门的输出端与待测器件的测试端口相连。激励电路中的开关电路a采用多级传输门电路，能够有效地减少电路测量时未被选中的dut对被测dut的漏电干扰。其中，寻址电路a中每个译码器的型号，根据其所连接的该组传输门确定：译码器的数字信号输出位数不小于与其连接的该组传输门中的传输门个数。

上述能提高电阻测量精度的可寻址测试芯片中，激励电路中的开关电路a采用多级传输门结构来实现，并根据开关电路a的多级传输门结构确定寻址电路a中各译码器的配置。对于同一个dut阵列外围的激励电路和感应电路，若其中的寻址电路a和寻址电路b是分别配置了一个寻址电路来实现的，那么感应电路中的开关电路b可采用常规的开关电路实现，也可以采用和开关电路a相同的多级传输门结构实现；若其中的寻址电路a和寻址电路b共用同一个寻址电路，那么因寻址电路的限制，感应电路中的开关电路b也采用和开关电路a相同的多级传输门结构实现。

作为进一步的改进，同一组传输门中的每个传输门所连接的低一级传输门的数量相同，以保证每个待测器件在测量时的漏电流相同，每个待测器件测量得到的数值精度相同。

本实用新型还提供一种能提高电阻测量精度的可寻址测试系统，包括测试仪器、探针卡及上述能提高电阻测量精度的可寻址测试芯片，测试仪器与能提高电阻测量精度的可寻址测试芯片通过探针卡相连并构成测试通路。

上述能提高电阻测量精度的可寻址测试系统还包括多用地址寄存器，该多用地址寄存器与测试仪器连接，还与可寻址测试芯片中的寻址电路输入端相连，能根据外部信号的变化实现计数器或移位器的功能。根据多用寄存器的特性，当多用地址寄存器具有移位寄存器功能时，可以有选择地测试待测器件；当多用地址寄存器具有计数器功能时，则产生连续地址信号，无需在测量完一个待测器件后测量另外一个待测器件之前进行测试算法读取、设置，即可将需要测试的待测器件按顺序依次测完。所述多用地址寄存器为现有技术，多用地址寄存器可根据外部信号的变化实现计数器或移位器的功能，其具体结构以及功能实现可参考公开号为cn207742296u的专利文件公开的内容。

与现有技术相比，本实用新型的有益效果是：

1、本实用新型能提高电阻测量精度的可寻址测试芯片：1)在测试芯片中增加感应电路，通过将感应电路作为低电流路径，用于在低电流的感应电路中测量选中dut两端的电压，避免激励电路中大电流所造成的电压降，进而准确测量dut的电阻；2)在测试芯片上采用一个完整的dut区域进行测试，不划分dut阵列，实现容纳完整的产品进行测试；3)测试芯片中的开关电路采用多级传输门，能够有效降低未被选中的dut所在支路产生的漏电流对被测dut的影响；4)与一般的可寻址测试芯片的测试流程相兼容；5)能用于测量真实热点产品中的测试对象。

2、本实用新型能提高电阻测量精度的可寻址测试系统，使用上述能提高电阻测量精度的可寻址测试芯片，实现同上的优势。

附图说明

图1为现有高密度测试芯片的布局示意图。

图2为本实用新型测试芯片的布局示意图。

图3为激励电路的结构示意图。

图4为感应电路的结构示意图。

图5为本实用新型测试芯片中外围电路的实施例示意图。

图6为本实用新型测试芯片中外围电路的的实施例示意图。

具体实施方式

下面结合附图与具体实施方式对本实用新型作进一步详细描述：

如图2所示的一种能提高电阻测量精度的可寻址测试芯片，包括激励电路、感应电路、若干待测器件和若干焊盘；所述待测器件形成dut阵列，每个dut阵列的外围分别设置有一个激励电路和一个感应电路。

所述激励电路包括开关电路和寻址电路，寻址电路与开关电路相连，用于输出地址信号以控制开关电路中的开关通断状态，开关电路与待测器件相连，用于通过开关的通断状态选定指定的待测器件；激励电路用于对选定的待测器件施加测试电压。

所述感应电路包括开关电路和寻址电路，寻址电路与开关电路相连，用于输出地址信号以控制开关电路中的开关通断状态，开关电路与待测器件相连，用于通过开关的通断状态选定指定的待测器件；感应电路用于对选定的待测器件通入低电流，以计算该待测器件两端的电压。

如图3所示的激励电路，开关电路通过焊盘连接到电压源，电压源提供所需的电压，然后在forceline(激励电路)上也会有电压，但是因为压降，导致forceline上的电压和电压源提供的电压是不同的。

如图4所示的感应电路，开关电路通过焊盘连接到电流源，电流源提供尽可能小的电流，比如小于1pa的电流，使源测量单元(smu)能感知到电压，正因为此时在senseline(感应电路)上的电流是非常小的，所以电流源的电压非常接近于senseline的电压，进行可以精确计算出dut电阻。

上述能提高电阻测量精度的可寻址测试芯片，增加了作为低电流路径的感应电路，用于在低电流的感应电路中测量选中dut两端的电压，进而准确测量dut的电阻。另外，该种能提高电阻测量精度的可寻址测试芯片与一般的可寻址测试芯片测试流程相兼容。

所述能提高电阻测量精度的可寻址测试芯片上，所有待测器件不进行阵列分割，即所有待测器件形成一个dut阵列，激励电路和感应电路分别设置在该dut阵列的外围。在测试芯片上不划分dut阵列，即在该dut区域没有多余的电路或设备，只使用一个dut阵列进行测试，这样就更类似于芯片的真实使用场景。

所述开关电路包括行开关电路和列开关电路，寻址电路包括行地址译码器和列地址译码器；行地址译码器与行开关电路相连，用于控制行开关电路选定待测器件的所在行；列地址译码器与列开关电路相连，用于控制列开关电路选定待测器件的所在列。测试时，行地址译码器输出地址信号以控制行开关电路中的开关通断状态，选择被测结构所在的行，列地址译码器输出地址信号以控制列开关电路中的开关通断状态，选择被测结构所在的列，被测的测试结构被唯一确定导通，测试信号可以顺利进入测试结构进行检测。

所述激励电路中的开关电路采用多级传输门电路，多级传输门电路的每一级包括若干传输门结构，低一级传输门结构的输入端连接到高一级传输门结构的输出端，最低级传输门结构的输出端分别与待测器件的测试信号线相连接；每个传输门结构的输入端还与激励电路中寻址电路的译码器连接，且同级传输门结构的输入端与同一个译码器连接。

当dut阵列中的dut数量较多时，其所配置的外围电路就会有更多的开关电路，根据可寻址测试的原理，每组测试端口每次仅选中一个dut进行测试，其余未被选中的开关电路会产生漏电流。上述激励电路中，使用多级传输门电路作为开关电路，能够有效降低未被选中的dut所在支路产生的漏电流对被测dut的影响，保证测试芯片进行精确测量。

在多级传输门电路中，同一级的每个传输门结构，通过译码器连接的低一级传输门结构数量相同。这样就保证了每个待测器件在测量时的漏电流相同，每个待测器件测量得到的数值精度相同。

所述激励电路中的寻址电路包括若干型号的译码器，且每个译码器的型号根据多级传输门电路进行选择：译码器的数字信号输出位数为n，多级传输门电路中第k级的传输门机构的输入端都与该译码器的输出端连接，n的值不小于第k级传输门结构的个数。

在具体的应用中，对于同一个dut阵列，因为激励电路和感应电路所要选定的是同一个待测器件，所以激励电路中的寻址电路和感应电路中的寻址电路能够采用同一个寻址电路实现，即利用同一组译码器来向激励电路、感应电路中的开关电路分别输出地址信号。同时，寻址电路的共用，要求激励电路中的开关电路和感应电路中的开关电路的结构是相同的，比如，当激励电路中的开关电路采用多级传输门电路实现时，感应电路中的开关电路也采用相同的多级传输门电路实现。

提供一种能提高电阻测量精度的可寻址测试系统，包括测试仪器、探针卡及上述能提高电阻测量精度的可寻址测试芯片，测试仪器与能提高电阻测量精度的可寻址测试芯片通过探针卡相连并构成测试通路。该种能提高电阻测量精度的可寻址测试系统，在测试芯片中增加了感应电路，能测量出dut电阻，解决原测试系统中因压降导致的不准确问题。

上述能提高电阻测量精度的可寻址测试系统还包括多用地址寄存器，该多用地址寄存器与测试仪器连接，还与可寻址测试芯片中的寻址电路输入端相连，能根据外部信号的变化实现计数器或移位器的功能。根据多用寄存器的特性，当多用地址寄存器具有移位寄存器功能时，可以有选择地测试待测器件；当多用地址寄存器具有计数器功能时，则产生连续地址信号，无需在测量完一个待测器件后测量另外一个待测器件之前进行测试算法读取、设置，即可将需要测试的待测器件按顺序依次测完。

下面的实施例可以使本专业的专业技术人员更全面地理解本实用新型，但不以任何方式限制本实用新型。

实施例1

对于目前连接几百个待测器件(dut)的开关电路，为不划分dut阵列，当dut阵列中的dut数量增加至非常多时，例如1024x1024，即1个阵列包含百万级数的dut，其行开关电路连接的dut数量增加到1024个，列开关电路连接的dut数量增加到1024个，可参考图5。

当采用1个完整的dut阵列进行测试，测试实验证明：测试时的电压降主要受到开关电路的影响，本实施例通过增加感应电路来处理高电压测试下会产生不可忽略的压降问题。在激励电路中施加高电压，并测得流经被测dut的电流值；在感应电路中施加小电流，并感应被测dut两端的电压值；通过上述电压值和电流值进一步计算出高精度的被测dut的电阻值。

实施例2

如图6所示，可寻址测试电路中激励电路的开关电路采用多级传输门电路(除多级传输门以外，可寻址测试电路的其他外围电路结构与图5类似，所以省略)，多级传输门的电路结构可以有效地减少测量时漏电流对测量精度的影响，但是被测dut在测试时，对比一级开关电路中的测试通路仅有一个开关来说，其所在的通路中含有多个串联的开关，多级传输门结构的级数越多则其在测量时电压降收到开关的影响越大，因此，该可寻址测试电路中更需要配置感应电路以消除多级开关电路造成的电压降。在图6中，dut阵列左边和底部的开关电路属于激励电路，dut阵列右边和顶部的开关电路属于感应电路。需要说明的是，在本实施例中，感应电路中的开关电路也是采用多级传输门电路来实现的，但其实感应电路中的开关电路可以根据需求采用多级传输门电路或者一级开关电路，不同的选择对感应精度几乎没有影响，不会有明显的性能和精度提升。

下面，以测试第一行第二列(l1h2)的dut为例，在底部的开关电路端施加高电压vh、左边的开关电路端施加低电压vl，则产生从下到左的电流；在顶部、右边的开关电路施加低电流，则通过感应电路可以感应出被测dut施加高电压一侧的电压为(vh-ir)，其中ir为施加高电压端的电压降，同理，通过感应电路可以感应出被测dut施加低电压一侧的电压为(vl+ir)。另外，通过测试芯片的测试端测量出流经被测dut的电流值，即激励电路上流经被测dut的电流值，就可以计算出被测dut的电阻值。

最后，需要注意的是，以上列举的仅是本实用新型的具体实施例。显然，本实用新型不限于以上实施例，还可以有很多变形。本领域的普通技术人员能从本实用新型公开的内容中直接导出或联想到的所有变形，均应认为是本实用新型的保护范围。