一种多频点连续波的雷达信号处理器的制作方法

本实用新型涉及雷达信号处理技术领域，尤其是一种多频点连续波的雷达信号处理器。

背景技术：

雷达信号处理为雷达系统的核心部分，它的主要功能有：对雷达整机而言，需为整机提供稳定可靠的同步时序；对射频前端而言，需发送指令控制射频前端产生准确的波形；对信号处理自身而言，需完成目标检测以及参数估计，最后将结果送给上位机。目前大部分的雷达信号处理硬件均采用dsp+fpga的模式，fpga与dsp分工协作，通常fpga完成时序控制，分别与射频前端和上位机互动，dsp主要完成目标参数估计。这种架构的信号处理硬件通常体积较大，价格昂贵，不适合小型化和低成本的大批量生产。

现有的雷达信号处理系统中，主要存在以下几点缺陷：

1.硬件架构较复杂，现有的信号处理系统通常由dsp和fpga组成，一般都是采用高端的dsp，而高端的dsp专注于信号处理运算，外设接口种类和个数都比较少，控制时序相对非常复杂和繁琐，所以一般会采用fpga辅助dsp使用，fpga控制时序和数据采集、存储和传输，数据采集时由于fpga没有内置ad模块，则需要增加一片ad芯片进行采样。因此，对于现有的信号处理系统的硬件架构包括一片dsp、一片fpga、一片ad芯片，硬件电路设计方法要复杂很多。

2.成本很高，现有的信号处理系统包括dsp、fpga、ad等主芯片，硬件制板费用和芯片成本均很高，对于dsp和fpga的软件开发一般需要两个人协同工作，增加了开发的复杂性和人工成本。

3.不能升级操作，原有的雷达信号处理通常运用在大型雷达上，当出现故障和程序有问题时，通常都是将信号处理拆除下来，或者将外壳拆掉把信号处理裸露出来，能让仿真器连接到信号处理板上，这样才能升级程序。通常现在的测速雷达假设在路口的杆子上，为了满足复杂天气的要求，雷达必须是密闭的，如果没有升级功能，在交通路口拆除雷达是很不方便的。

技术实现要素：

为了克服上述现有技术中的缺陷，本实用新型提供一种多频点连续波的雷达信号处理器，解决了现有的信号处理器的硬件架构复杂、成本高的缺点。

为实现上述目的，本实用新型采用以下技术方案，包括：

一种多频点连续波的雷达信号处理器，包括：主处理器、外部指令存储器、外部数据存储器、运算放大器；

所述主处理器为一个dsp信号处理器，该dsp信号处理器内置有ad模块即模数转换模块；

所述外部指令存储器为一个flash存储芯片，用于保存雷达配置参数，该flash存储芯片用于掉电保留雷达配置参数；

所述外部数据存储器为一个sram存储芯片，用于存储回波数据；

所述运算放大器用于放大模拟信号；

外部指令存储器、外部数据存储器、运算放大器分别与主处理器相连接。

主处理器配备有spi接口，主处理器通过spi接口连接射频前端；主处理器通过spi接口控制射频前端发射多频点信号，以及控制射频前端的发射频率；射频前端每发射出一个点频信号，射频前端就会接收到相应频率的回波信号。

主处理器配备有sci-b接口，在sci-b接口上焊接两组线分别连接上位机和相机，即主处理器通过同一个sci-b接口分别连接上位机和相机；主处理器完成运算处理后，将运算结果通过sci-b接口分别发送给上位机和相机。

主处理器配备有sci-a接口，主处理器的串口升级通过sci-a接口完成，sci-a接口上设有boot引脚。

外部数据存储器中开辟有两个存储空间，分别为第一存储空间和第二存储空间。

本实用新型的优点在于：

(1)低成本、硬件结构简单：本实用新型的雷达信号处理器用一个dsp芯片作为主芯片即可完成整部雷达的核心工作：产生时序、控制前端、处理数据。由于主芯片少，使得信号处理板结构比较简洁，尺寸较小，芯片成本和硬件pcb设计价格均较低，所需软件开发人员较少，开发周期短，节约人工研发成本。

(2)在传输时间上，原来的dsp+fpga结构中，fpga需要乒乓存储数据、dsp也需要乒乓存储数据，虽然保证了处理的实时性，但是每一次的乒乓存储操作会产生输出结果滞后一帧，这样的架构会使结果出现两帧的滞后。本实用新型的雷达应用于道路监管，在车辆超速抓拍时，当车速很快时，延迟两帧会带来抓拍误差偏大。因此，本实用新型采用单个dsp芯片的架构中，只有dsp中存在乒乓存储，这样只会有一帧的滞后，传输时间变短。

(3)在大型雷达中，通常不具备升级功能，由于结构庞大复杂，需要逐个排除故障，故一般出现故障时开发人员去现场调试，其次，大型雷达运用场地比较单一和固定，通常算法比较通用变动比较少，故一般需要升级时开发人员也是去现场升级调试。本实用新型的雷达信号处理器应用于一个小型化测速雷达，通常安装在路口，道路情况比较复杂，算法需要更新，路口车流量较多，架设安装拆卸会带来交通拥堵，如果没有升级功能调试会十分不便，本实用新型的雷达信号处理器只有一个dsp可编程模块，通过串口进行升级操作，给开发人员的调试和更新带来极大便利。

(4)由于雷达假设在路口杆子上，对于不同路口或不同高度的杆子，所需的安装水平偏移角均不同，因此，需要对雷达进行参数配置，并且所配置的雷达参数存储于flash存储芯片中，一旦碰到停电的情况，再次通电时，雷达配置参数仍保留在flash存储芯片中，不会恢复初始值，能够保证雷达正确无误的工作。

附图说明

图1为本实用新型的一种多频点连续波的雷达信号处理器的架构图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型的一种多频点连续波的雷达信号处理器应用于一个小型化测速雷达，用于道路监测，安装在路口杆子上。

由图1所示，本实用新型的一种多频点连续波的雷达信号处理器，包括：

主处理器1，所述主处理器1为一个dsp信号处理器即dsp芯片，该dsp信号处理器内置有ad模块，型号为tms320f28335，厂家为texasinstruments公司。

外部指令存储器2，所述外部指令存储器2为一个flash存储芯片，用于保存雷达配置参数，该flash存储芯片能够掉电保留雷达配置参数，型号为39vf800a，厂家为siliconstoragetechnology公司。

外部数据存储器3，所述外部数据存储器3为一个sram存储芯片，用于存储雷达回波数据，该sram存储芯片的型号为is61lv25616al，厂家为integratedsiliconsolution公司。

运算放大器4，用于放大模拟信号，型号为max4478，厂家为maximintegrated公司。

外部指令存储器2、外部数据存储器3、运算放大器4分别与主处理器1相连接。

主处理器1上配备有若干个spi、sci等外设接口，用于满足主处理器1与射频前端，以及与后端的上位机、相机之间数据传输的需求，还用于满足主处理器1的串口升级。

本实用新型中，主处理器1上配备有两个sci接口，分别为sci-a接口、sci-b接口。

本实用新型的一种多频点连续波的雷达信号处理器的处理方式如下所示：

主处理器1通过spi接口连接控制射频前端，并控制射频前端发射四个不同频点的高频信号，范围为24ghz～24.25ghz，频点之间的发射间隔为12us。

射频前端每发射出一个频点信号，射频前端就会接收到相应频点的回波信号，射频前端的接收系统将高频回波信号转化成视频模拟iq信号，再将模拟iq信号送给运算放大器4，运算放大器4对该接收到的模拟iq信号进行放大处理，得到放大后的模拟iq信号，运算放大器4将放大后的模拟iq信号送入主处理器1中。其中，在每个频点发出后的10us处，此时射频前端接收到的模拟iq信号比较稳定。

主处理器1中的ad模块对放大后的模拟iq信号进行采样，得到数字iq信号，并将数字iq信号按照次序乒乓存储在外部数据存储器3中。

本实用新型中，外部数据存储器3中开辟有两个存储空间，分别为第一存储空间s1和第二存储空间s2：当数据iq信号存储于第一存储空间s1时，与此同时，主处理器1从第二存储空间s2中读取数据进行运算；当数据iq信号存储于第二存储空间s2时，与此同时，主处理器1从第一存储空间s1中读取数据进行运算。

主处理器1从外部数据存储器3中读取数据并进行运算，算出目标的速度、强度、角度和距离等信息。

本实用新型中，发射四个不同频点的高频信号，一个高频信号中信号处理点数为1024点，且高频信号之间的发射间隔为12us，以此作为整机时序的基准，四个频点的发射总时间为49.152ms，本实用新型要求信号处理的时间为50ms，四个频点的发射总时间小于信号处理的时间，满足设计需求。

主处理器1完成数据运算处理后，将运算结果通过sci-b接口分别发送给上位机和相机，上位机和相机共用主处理器1上的同一个sci-b接口，在sci-b接口上焊接两组线分别连接上位机和相机即可。

本实用新型中的雷达用于进行道路监测，上位机负责实时显示车辆跟踪情况，相机负责超速抓拍。雷达分别与上位机和相机有不同的通信协议，可单独输出上位机的目标跟踪信息，可单独输出相机的抓拍信息，也可以同时输出目标跟踪信息和超速抓拍信息。由于串口传输较慢，为了避免信息输出占用数据处理的时间，因此采用中断模式进行信息输出，保证系统的实时性。

主处理器1的串口升级通过sci-a接口完成，sci-a接口上有boot引脚。主处理器1即dsp信号处理器的升级过程为：先将dsp信号处理器生成的可执行.out文件转化成.hex文件，将sci-a接口的引脚拉低切换至boot模式，再通过串口调试软件将.hex文件加载到dsp信号处理器中，最后将sci-a接口的引脚拉高切换至工作模式，重启dsp信号处理器，即可完成dsp信号处理器的升级。

本实用新型中的雷达用于进行道路监测，一般架设在路口的杆子上，可升级操作在调试过程中极大方便了开发者，极大提高了开发效率。

外部指令存储器2即flash存储芯片，用于保存雷达配置参数。

由于雷达假设在路口杆子上，对于不同路口或不同高度的杆子，所需的安装水平偏移角均不同，因此，需要对雷达进行参数配置，并且所配置的雷达参数存储于flash存储芯片中，一旦碰到停电的情况，再次通电时，雷达配置参数仍保留在flash存储芯片中，不会恢复初始值，能够保证雷达正确无误的工作。

以上仅为本实用新型创造的较佳实施例而已，并不用以限制本实用新型创造，凡在本实用新型创造的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型创造的保护范围之内。