一种用于减少无附加电路的可扫描触发器中的功耗的方法与流程

该描述涉及功率管理，并且更具体地涉及一种用于减少无附加电路的可扫描触发器(flip-flop)中的功耗的方法。

背景技术：

扫描链是用于可测性设计(designfortesting，dft)的技术。目的是通过提供一种设置和观察集成电路(integratedcircuit，ic)中每个触发器的简单方法来简化测试。通常，将一系列触发器串在一起以形成一条链(例如，菊花链(daisychain))。数据(scan_in)被推入链的一端，数据(scan_out)弹出链的另一端。这使工程师能够查看电路运行时在芯片深处的触发器存储的值。

通常，当ic正常工作时，链中的触发器执行其正常的逻辑任务并存储其所属逻辑电路所指示的值。然后，电路可能会停止(通常是中间计算)。无需将触发器耦合到下一个逻辑电路，而是将触发器重新配置为扫描链的一部分。测试数据被输入到扫描链的头部(例如，scan_in信号)，并且存储触发器的最后值被推出扫描链的尾部(例如，scan_out信号)。这样，测试工程师既可以将内部值设置为所需的状态，又可以查看通常不可见的内部值。

最著名的扫描链标准是电气和电子工程师协会(ieee)1149.1-1990(包括其他年份或修订版)或联合测试行动小组(jointtestactiongroup，jtag)标准。然而，采用了各种其他扫描链标准或方案。例如，尽管jtag标准使用自己的时钟，但某些扫描链仍在内核或ic的主时钟上运行。应当理解，以上仅仅是一些说明性示例，所公开的主题不限于此。

技术实现要素：

根据一个一般方面，一种装置可以包括具有高电压的第一功率信号。该装置可以包括具有低电压的第二功率信号。该装置可以包括第三功率信号，该第三功率信号具有被配置为在高电压和低电压之间切换的电压。该装置可以包括由第一功率信号和第二功率信号供电的锁存电路。该装置可以包括选择电路，该选择电路被配置为至少在第一数据信号和第二数据信号之间进行选择，并且由第一功率信号、第二功率信号和第三功率信号供电。

根据另一个一般方面，一种装置可以包括该装置的第一级，其中该第一级由第一功率信号和第二功率信号供电，并且接收第一数据信号作为输入，并且输出所选择的数据信号。该装置可以包括该装置的第二级，其中该第二级由第三功率信号以及第一功率信号或第二功率信号供电，并且接收第二数据信号作为输入，并且与第一级耦合。该装置可以被配置为输出第一数据信号或第二数据信号作为所选择的数据信号。

根据另一个一般方面，扫描链触发器可以包括选择电路，该选择电路被配置为基于扫描使能信号在数据信号和扫描输入信号之间进行选择，并输出所选择的数据信号。扫描链触发器可以包括被配置为锁存所选择的数据信号的触发器电路。选择电路可以被配置为至少部分地作为功率轨(powerrail)与扫描使能信号耦合。

在附图和以下描述中阐述了一种或多种实施方式的细节。根据说明书和附图以及权利要求书，其他特征将显而易见。

一种用于功率管理的系统和/或方法，并且更具体地涉及一种基本上如结合至少一个附图所示和/或所描述的，如在权利要求中更完整地阐述的，用于减少无附加电路的可扫描触发器中的功耗的方法。

附图说明

图1a、1b和1c是根据所公开的主题的系统的示例实施例的框图。

图2是根据所公开的主题的系统的示例实施例的电路图。

图3是根据所公开的主题的系统的示例实施例的电路图。

图4是根据所公开的主题的系统的示例实施例的电路图。

图5是信息处理系统的示意性框图，该信息处理系统可以包括根据所公开的主题的原理形成的设备。

在各个附图中，相似的附图标记指示相似的元件。

具体实施方式

在下文中将参考附图更全面地描述各种示例实施例，在附图中示出了一些示例实施例。然而，本公开的主题可以以许多不同的形式来实现，并且不应被解释为限于本文阐述的示例实施例。相反，提供这些示例实施例以使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达本公开主题的范围。在附图中，为了清楚起见，可能夸大了层和区域的尺寸和相对尺寸。

将理解的是，当元件或层被称为在另一元件或层“上”、“连接至”或“耦合至”另一元件或层时，其可以直接在另一元件或层之上、连接或耦合至另一元件或层或者可能存在中间元件或层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接至”或“直接耦合至”另一元件或层时，则不存在中间元件或层。全文中，相同的标号表示相同的元件。如本文所使用的，术语“和/或”包括一个或多个相关联列出的项目的任何和所有组合。

将理解，尽管术语第一、第二、第三等在本文中可用于描述各种元件、组件、区域、层和/或部分，然而这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于区分一个元件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本公开主题的教导的情况下，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。

为了便于描述，在本文中可以使用空间相对术语，例如“在下方”、“在...下面”、“下方的”、“在上面”、“上面的”等等，用于描述如图所示的一个元件或特征与另一元件或特征的关系。将理解的是，除了附图中描绘的定向之外，空间相对术语还意图涵盖设备在使用或操作中的不同定向。例如，如果附图中的设备被翻转，则被描述为在其他元件或特征“之下”或“在下方”的元件将被定向为在其他元件或特征“之上”。因此，示例性术语“在…下面”可以包括在…上方和在…下方两个方位。可以以其他方式定向设备(旋转90度或其他方向)，并据此解释本文使用的空间相对描述语。

同样地，为了便于描述以描述如图所示的相对于其他电压电平或相对于另一个元件或特征的电压电平或电流，本文中可以使用诸如“高”、“低”、“上拉”、“下拉”、“1”、“0”等电气术语。将理解的是，除了附图中描绘的电压或电流之外，电气相对术语旨在涵盖使用或操作中的设备的不同参考电压。例如，如果图中的设备或信号被反相或使用其他参考电压、电流或电荷，则与新参考电压或电流相比，被描述为“高”或“上拉”的元件将为“低”或“下拉”。因此，示例性术语“高”可以涵盖相对低或高的电压或电流。否则，该设备可以基于不同的参考电框架，并相应地解释本文所使用的电相对描述语。

本文所使用的术语仅出于描述特定示例实施例的目的，并且无意于限制本公开的主题。如本文所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个”和“该”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括”和/或“包含”时，其规定了所述特征、整数、步骤、操作、元件和/或组件的存在，但并不排除存在或一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组的添加。

本文中参照截面图描述了示例性实施例，所述截面图是理想的示例性实施例(和中间结构)的示意图。这样，例如由于制造技术和/或公差导致的图示形状的变化是可以预期的。因此，示例实施例不应被解释为限于本文所示的区域的特定形状，而应包括例如由制造引起的形状偏差。例如，示出为矩形的植入区域(implantedregion)通常将具有圆形或弯曲特征和/或在其边缘处的植入物浓度梯度，而不是从植入区域到非植入区域的二元变化。同样，通过植入形成的埋入区域(buriedregion)可以导致在埋入区域与通过其发生植入的表面之间的区域中的某些植入。因此，附图中示出的区域本质上是示意性的，并且它们的形状并不旨在示出设备的区域的实际形状，也不旨在限制本公开主题的范围。

除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开主题所属的本领域的普通技术人员通常所理解的相同含义。还将理解的是，诸如在常用词典中定义的那些术语应被解释为具有与其在相关技术的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不被理想化或过度形式化地解释。

在下文中，将参考附图详细说明示例实施例。

图1a是根据所公开的主题的系统170的示例实施例的框图。在所示的实施例中，系统170可以包括较大的扫描链的一部分的详细视图。

在所示的实施例中，系统170可以包括多个触发器(例如，触发器172a、172b和172c)。可以由时钟信号177控制或同步触发器172。系统170还可以包括多个逻辑电路174。在所示的实施例中，触发器172a和172c可以分别存储逻辑电路174的输入和输出。

每个触发器可以包括用于在正常操作期间将新数据写入触发器的d输入端口，以及用于从触发器读取存储的数据的q输出端口。此外，每个触发器可以包括扫描输入(scan-in，si)输入端口，当在扫描链模式中时，该端口将新数据写入该触发器。应当理解，以上仅是一个示例性示例，所公开的主题不限于此。

在正常操作期间，数据从第一触发器(例如触发器172a)的q输出端口通过逻辑电路174被发送到第二触发器和第三触发器(例如，触发器172b和172c)的d输入端口。在这样的实施例中，通过逻辑电路174需要花费时间。通常，该时间段足以满足触发器的任何保持定时要求。

相反，当系统170处于扫描模式时，随着数据沿扫描链移位，逻辑电路174可以被旁路(bypass)。在这样的实施例中，数据从第一触发器(例如，触发器172a)的q输出端口被直接发送到第二触发器(例如，触发器172b)的si输入端口，然后从第二触发器(例如，触发器172b)的q输出端口到扫描链中下一个触发器(例如，触发器172c)的si输入端口。由于触发器之间没有(或很少)电路，因此在扫描模式下，两个触发器之间的延迟通常很小。在各种实施例中，延迟可以足够小以违反触发器的保持时间要求。这可能会导致数据损坏。

通常，解决方案是将延迟电路(未示出)插入系统。这样的延迟电路消耗功率和电路内的面积。有时，这些延迟电路本身也集成在触发器本身中。例如，可以在si端口的输入部分之前添加一系列反相器。当遍及芯片使用通用或统一的设计方案时，通常会将这些额外的延迟电路添加到每个触发器，而不管该特定触发器是否需要它们。

图1b和1c是根据所公开的主题的系统100的示例实施例的框图。在各种实施例中，系统100可以包括具有集成扫描功能的触发器或可扫描触发器。在各种实施例中，系统100可以被包括在集成电路(ic)中，诸如处理器、中央处理器单元(cpu)、图形处理器单元(gpu)、片上系统(soc)等。应当理解，以上仅仅是一些说明性示例，所公开的主题不限于此。

在这样的实施例中，电路100可以包括选择电路或多工器(mux)142以及存储元件电路144。在示出的实施例中，存储元件电路144可以包括主部分146和从部分148。应当理解，以上仅是一个示例性示例，所公开的主题不限于此。

图4是根据所公开的主题的电路400的示例实施例的框图。如上所述，电路400可以由时钟信号402控制。电路400示出了可以如何处理时钟信号402用于由电路100内部使用。

在所示的实施例中，时钟信号402可以生成两个微分时钟信号ckb122和ckp124。在这样的实施例中，电路400可以包括两个串联连接的反相器482和484。可以部分地这样做以清除时钟信号402(例如，将电压恢复到公共电压电平)。

在这样的实施例中，较早的时钟信号ckb122可以由反相器482生成，并且可以是最早的时钟信号402的反相。较晚的时钟信号ckp124可以由反相器484生成。时钟信号122和124是时钟信号402的延迟(在时钟122为反相的情况下)版本。

返回图1b，时钟信号ckb122和ckp124可用于控制电路100的特定部分。

在所示的实施例中，选择电路142可以在正常操作输入d112和扫描链输入si116之间进行选择。这可以基于扫描使能信号se117来完成。选择电路142可以生成所选择的输入信号dmux115。

所选择的输入信号dmux115可以呈现给主部分146。主部分146可以包括通过门或传输门154(产生dt115t)，以及两个反馈反相器156和158。如果在后面的时钟信号ckp124稳定到高值(关闭通过门154)之前所选择的输入信号dmux115改变，则保持故障(holdfailure)发生并且主部分146存储错误值。

从部分148可以包括通过门164以及两个反馈反相器166和168。一旦通过门164打开，来自主部分124的输出信号就存储在反馈反相器166和168中，并且输出信号q104。

在所示的实施例中，从部分148的输出可以通过反相器160。反相器160可以输出qn输出信号104。在一些实施例中，可以仅采用多个反相器。应当理解，以上仅仅是一些说明性示例，所公开的主题不限于此。

在所示的实施例中以及在大多数系统框图中，为了清楚起见，省略了功率信号。通常有两个功率信号或轨，一个高电压轨(vdd)和一个低电压轨(vss或接地)。在所示的实施例中，示出了用于mux142的功率轨。

在所示的实施例中，mux142可以正常地由高电压轨vdd132供电。并且，mux142也可以至少部分地不由正常的低电压轨vss(图1b中未示出)供电，而是由扫描使能信号117(或更准确地，由扫描使能信号sen118的反相信号经由反相器170)供电。

在这样的实施例中，将sen118用作到mux142的低电压轨或接地可以允许扫描输入信号116被延迟，从而降低触发器144的保持时间(与使用vss作为接地相比)。在这样的实施例中，如上所述，扫描输入信号116可能不太容易发生保持失败。

在各种实施例中，当未启用扫描测试模式时，mux142的扫描电路可以不切换或者可以有效地或基本上断电。在这样的实施例中，使用sen118作为接地信号可以在不使用附加电路(例如，实际附加and门)的情况下创建伪and门。此外，通过关闭mux142的扫描电路，可以减小泄漏电流。

图1c是根据所公开的主题的系统100的示例实施例的框图。图1c突出显示了通常从图中移除的系统100的方面，特别是电压功率轨。

在所示的实施例中，控制、输入和输出信号和/或它们的标签已被大部分移除。而是明确绘制了功率轨。在所示的实施例中，系统100可以由三个功率信号供电：高电压信号vdd132、低电压或接地信号vss134以及第三功率信号sen118。

通常，触发器144可以由功率轨vdd132和vss134供电。在各个实施例中，触发器144可以利用互补金属氧化物半导体(cmos)技术，该技术使用两个电源(高电压和低电压或接地)。

在所示的实施例中，选择电路或mux142可以利用三个电压源或轨。在所示的实施例中，高电压信号vdd132可以充当用于mux142的整个电路的高电压轨。mux142的一部分可以采用低电压信号vss134作为接地或功率轨。并且，mux142的第二或另一部分可以采用扫描使能信号sen118作为接地或功率轨。

在各个实施例中，功率信号vdd132和vss134可以具有相对恒定的电压，可以是高电压或低电压，并且可以在系统100的操作期间基本上处于稳定状态(不包括诸如例如，打开和关闭电源的事件)。相反，在系统100的操作期间，功率信号扫描使能118可以从高切换到低(反之亦然)。在各种实施例中，sen118信号可以由使用vdd132和vss134作为功率轨的另一电路(未示出)产生，并且因此可以在由它们提供的两个电压之间切换。然而，在各种实施例中，在一些实施例中，具有第三电压状态(不同于vdd132和vss134)可能是有利的。

如上所述，当系统100进入和退出扫描模式时，sen118信号可以在高电压电平和低电压电平之间切换。在这样的实施例中，当sen118信号是与高电压轨vdd132基本相同的电压时，cmos电路可以关闭或被断电(因为不再存在驱动cmos电路所需的电压差)。而当sen118为低或与vss134相同的电平时，cmos电路可以导通并正常工作。

图2是根据所公开的主题的电路200的示例实施例的电路图。在各种实施例中，电路200可以包括图1b的选择电路和主部分的通过门。

在所示的实施例中，电路200可以包括p型金属氧化物半导体(pmos)晶体管212、214、216、232、234和236。电路200可以包括n型金属氧化物半导体(nmos)晶体管222、224、226、242、244和246。电路200可以包括：第二级或动态信号部分202，其中由扫描使能信号sen118(的反相)提供相对低的电压；以及第一级或静态信号部分204，其中由公共接地vss134提供相对低的电压。

晶体管212、214和216可以串联耦合，并且可以是动态信号部分202的一部分。晶体管212、214和216可以耦合在第一级204的高电压vdd132和晶体管236之间。晶体管214和216可以将扫描输入信号si116作为输入(例如，栅极端子)。而晶体管212可以使用扫描使能信号sen118的反相作为输入。

晶体管222、224和226可以串联耦合并且可以是动态信号部分202的一部分。晶体管222、224和226可以耦合在晶体管242和低电压轨之间，其中这种情况是扫描使能信号sen118的反相。晶体管222和224可以将信号si116作为输入。晶体管226可以使用非反相的扫描使能信号se117作为输入。

在所示的实施例中，用于晶体管222、224和226的低电压或接地可以是扫描使能信号sen118的反相。作为改变或切换信号，功率被认为是动态的。

晶体管232、234和236可以串联耦合。晶体管232、234和236可以耦合在高电压vdd132和晶体管242之间。作为不变的核心功率信号，功率或高电压被认为是静态的。晶体管232和234可以是静态信号部分204的一部分。晶体管232可以将数据信号d112作为输入。晶体管234可以将扫描使能信号se117作为输入。

晶体管242、244和246可以串联耦合。晶体管242、244和246可以耦合在低电压vss134和晶体管242之间。晶体管244和246可以是静态信号部分204的一部分。晶体管246可以将信号d112作为输入。晶体管244可以将反相的扫描使能信号sen118作为输入。

在所示的实施例中，如上所述，晶体管236和242可以是存储元件电路的主部分的通过门。在所示的实施例中，晶体管236可以接收较晚的时钟信号ckp124作为输入。晶体管242可以接收较早的时钟信号ckb122作为输入。晶体管236和242可以输出信号dt115t。

在所示的实施例中，当反相的扫描使能信号118为低或与vss134基本相同的电压时，动态级202的、与反相的扫描使能信号118耦合的部分(晶体管222、224和226)可以有效地导通。晶体管226和244(具有输入se117和sen118)可以在数据信号d112上选择扫描输入信号si116。

相反，在所示的实施例中，当反相的扫描使能信号118为高(即与vdd132相同的电压)时，动态级202的、与反相的扫描使能信号118耦合的部分(晶体管222、224和226)可以有效地断电。这是因为，mos晶体管在其源极端子和漏极端子之间需要特定电压差以有效地工作，并且在没有漏极端子和源极端子之间的电压差的情况下，它们实际上被关断。这可能会产生对静态级204的弱驱动，当数据信号d112被选择并被允许通过时，该弱驱动会被忽略或“不在乎”。

在这样的实施例中，通过关断电路200的类and门(andgate-like)部分的一部分，动态部分202不切换，从而节省了功率。同样，从vdd132到地的泄漏电流(通常为vss134)大大降低，因为vdd132和地(现在为sen118)通常是相同的电压。在各种实施例中，这可以节省15％的泄漏电流和1％的总体功率节省。

通过不添加延迟电路或缓冲器，所公开的主题允许所公开的触发器以类似于常规主/从(ms)触发器的数据路径速度和时钟功耗量运行。所公开的主题具有比传统延迟电路更小的面积和更低的功率要求。应当理解，以上仅仅是一些说明性示例，所公开的主题不限于此。

图3是根据所公开的主题的电路300的示例实施例的电路图。在各种实施例中，电路300可以包括图1b的选择电路和主部分的通过门。

在所示的实施例中，电路300可以包括p型金属氧化物半导体(pmos)晶体管312、314、316、332、334和336。电路300可以包括n型金属氧化物半导体(nmos)晶体管322、324、326、342、344和346。电路300可以包括：第二级或动态信号部分302，其中由扫描使能信号se117提供相对较高的电压；以及第一级或静态信号部分304，其中由功率轨vdd132提供相对较高的电压。

晶体管312、314和316可以串联耦合并且可以是动态信号部分302的一部分。晶体管312、314和316可以耦合在第一级304的切换信号se117(用作高电压信号)和晶体管336之间。晶体管314和316可以将扫描输入信号si116作为输入(例如，栅极端子)。而晶体管312可以使用扫描使能信号sen118的反相作为输入。

晶体管322、324和326可以串联耦合，并且可以是动态信号部分302的一部分。晶体管322、324和326可以耦合在晶体管342和低电压轨之间，其中这种情况是静态信号和公共地vss134。晶体管322和324可以将信号si116作为输入。晶体管326可以使用非反相的扫描使能信号se117作为输入。

晶体管332、334和336可以串联耦合。晶体管332、334和336可以耦合在高电压vdd132和晶体管342之间。作为不变的核心功率信号，功率或高电压被认为是静态的。晶体管332和334可以是静态信号部分304的一部分。晶体管332可以将数据信号d112作为输入。晶体管334可以将扫描使能信号se117作为输入。

晶体管342、344和346可以串联耦合。晶体管342、344和346可以耦合在低电压vss134和晶体管342之间。晶体管344和346可以是静态信号部分304的一部分。晶体管346可以将信号d112作为输入。晶体管344可以将反相的扫描使能信号sen118作为输入。

在所示的实施例中，如上所述，晶体管336和342可以是存储元件电路的主部分的通过门。在所示的实施例中，晶体管336可以接收较晚的时钟信号ckp124作为输入。晶体管342可以接收较早的时钟信号ckb122作为输入。晶体管336和342可以输出信号dt115t。

在所示的实施例中，当扫描使能信号117为高或与vdd132基本相同的电压时，动态级302的、与扫描使能信号117耦合的部分(晶体管312、314和316)可以有效地导通。晶体管316和334(具有输入sen118和se117)可以在数据信号d112上选择扫描输入信号si116。

相反，在所示的实施例中，当反相的扫描使能信号118为低(即，电压与vss134相同)时，动态级302的、与扫描使能信号117耦合的部分(晶体管312、314和316)可以有效地断电。这是因为，mos晶体管需要在其源极端子和漏极端子之间具有特定的电压差以有效地工作，并且在没有漏极端子和源极端子之间的电压差的情况下，它们实际上被关断。这可能会产生对静态级304的弱驱动，在数据信号d112被选择并被允许通过时，该弱驱动会被忽略或“不在乎”。

在这样的实施例中，通过关断电路300的类and门部分的一部分，动态部分302不切换，从而节省了功率。同样，从高电压轨(通常为vdd132)到地的泄漏电流也大大减少了。在各种实施例中，这可以节省15％的泄漏电流和1％的总体功率节省。

图5是信息处理系统500的示意框图，该信息处理系统500可以包括根据所公开的主题的原理形成的半导体器件。

参考图5，信息处理系统500可以包括根据所公开的主题的原理构造的一个或多个设备。在另一实施例中，信息处理系统500可以采用或运行根据所公开的主题的原理的一种或多种技术。

在各种实施例中，信息处理系统500可以包括计算设备，诸如膝上型计算机、台式计算机、工作站、服务器、刀片服务器、个人数字助理、智能手机、平板电脑和其他适当的计算机或虚拟机或其虚拟计算设备。在各种实施例中，信息处理系统500可以由用户(未示出)使用。

根据所公开的主题的信息处理系统500还可以包括中央处理单元(cpu)、逻辑或处理器510。在一些实施例中，处理器510可以包括一个或多个功能单元块(fub)或组合逻辑块(clb)515。在这样的实施例中，组合逻辑块可以包括各种布尔逻辑运算(例如，nand、nor、not、xor)、稳定逻辑器件(例如，触发器、锁存器)、其他逻辑器件或其组合。可以以简单或复杂的方式配置这些组合逻辑操作以处理输入信号以获得期望的结果。应当理解，尽管描述了同步组合逻辑操作的一些说明性示例，然而所公开的主题不限于此，并且可以包括异步操作或其混合。在一个实施例中，组合逻辑运算可以包括多个互补金属氧化物半导体(cmos)晶体管。在各种实施例中，可以将这些cmos晶体管布置在执行逻辑操作的栅极中，尽管应当理解，可以使用其他技术并且在所公开的主题的范围内。

根据所公开的主题的信息处理系统500还可以包括易失性存储器520(例如，随机存取存储器(ram))。根据所公开的主题的信息处理系统500可以进一步包括非易失性存储器530(例如，硬盘驱动器、光学存储器、nand或闪存)。在一些实施例中，易失性存储器520、非易失性存储器530或其组合或部分可以被称为“存储介质”。在各种实施例中，易失性存储器520和/或非易失性存储器530可以被配置为以半永久性或基本永久性的形式存储数据。

在各种实施例中，信息处理系统500可以包括一个或多个网络接口540，其被配置为允许信息处理系统500成为通信网络的一部分并且经由通信网络进行通信。wi-fi协议的示例可以包括但不限于电气和电子工程师协会(ieee)802.11g、ieee802.11n。蜂窝协议的示例可以包括但不限于：ieee802.16m(又称为无线man(城域网)高级)、长期演进(lte)高级、gsm(全球移动通信系统)演进(edge)的增强数据速率、演进的高速分组接入(hspa+)。有线协议的示例可以包括但不限于ieee802.3(又称为以太网)、光纤信道、电力线通信(例如电源网络(homeplug)，ieee1901)。应当理解，以上仅仅是一些说明性示例，所公开的主题不限于此。

根据所公开的主题的信息处理系统500还可以包括用户接口单元550(例如，显示适配器、触觉接口、人机接口设备)。在各种实施例中，该用户接口单元550可以被配置为从用户接收输入和/或向用户提供输出。也可以使用其他种类的设备来提供与用户的交互；例如，提供给用户的反馈可以是任何形式的感觉反馈，例如视觉反馈、听觉反馈或触觉反馈；以及可以以任何形式接收来自用户的输入，包括声音、语音或触觉输入。

在各种实施例中，信息处理系统500可以包括一个或多个其他设备或硬件组件560(例如，显示器或监视器、键盘、鼠标、摄像头、指纹读取器、视频处理器)。应当理解，以上仅仅是一些说明性示例，所公开的主题不限于此。

根据所公开的主题的信息处理系统500还可以包括一个或多个系统总线505。在这样的实施例中，系统总线505可以被配置为通信地耦合处理器510、易失性存储器520、非易失性存储器530、网络接口540、用户接口单元550和一个或多个硬件组件560。由处理器510处理的数据或从非易失性存储器530的外部输入的数据可以存储在非易失性存储器530或易失性存储器520中。

在各种实施例中，信息处理系统500可以包括或运行一个或多个软件组件570。在一些实施例中，软件组件570可以包括操作系统(os)和/或应用。在一些实施例中，os可以被配置为向应用提供一个或多个服务，并且管理或充当应用与信息处理系统500的各种硬件组件(例如，处理器510、网络接口540)之间的中介。在这样的实施例中，信息处理系统500可以包括一个或多个本地应用，其可以被本地安装(例如，在非易失性存储器530内)并且被配置为由处理器510直接运行并且与os直接交互。在这样的实施例中，本地应用可以包括预编译的机器可运行代码。在一些实施例中，本地应用可以包括脚本解释器(例如，cshell(csh)、applescript、autohotkey)或虚拟运行机(vm)(例如，java虚拟机、microsoft公共语言运行时)，其被配置为将源代码或目标代码转换为然后由处理器510运行的可运行代码。

可以使用各种封装技术来封装上述半导体器件。例如，可以使用封装上封装(pop)技术、球栅阵列(bga)技术、芯片级封装(csp)技术、塑料芯片载体(plcc)技术、塑料双列直插式封装(pdip)技术、华夫饼式封装技术、小片晶片形成技术、板上芯片(cob)技术、陶瓷双列直插式封装(cerdip)技术、塑料四边形扁平封装(pmqfp)技术、塑料四边引线封装封装(pqfp)技术、小轮廓封装(soic)技术、收缩小轮廓封装(ssop)技术、薄型小轮廓封装(tsop)技术、薄型四方扁平封装(tqfp)技术、系统级封装(sip)技术、多芯片封装(mcp)技术、晶片级制造封装(wfp)技术、晶片级加工堆栈封装(wsp)技术或本领域技术人员将要知道的其他技术中的任何一种来封装根据所公开的主题的原理构造的半导体器件。

可以由运行计算机程序以通过对输入数据进行操作并生成输出来执行功能的一个或多个可编程处理器执行方法步骤。方法步骤也可以由专用逻辑电路执行，并且装置可以实现为专用逻辑电路，例如fpga(现场可编程门阵列)或asic(专用集成电路)。

在各种实施例中，计算机可读介质可以包括指令，该指令在被运行时使设备执行方法步骤的至少一部分。在一些实施例中，计算机可读介质可以被包括在磁性介质、光学介质、其他介质或它们的组合中(例如，cd-rom、硬盘驱动器、只读存储器、闪存驱动器)。在这样的实施例中，计算机可读介质可以是有形且非暂时性实现的制品。

尽管已经参考示例实施例描述了所公开的主题的原理，然而对于本领域技术人员显而易见的是，在不脱离这些所公开概念的精神和范围的情况下，可以对其进行各种改变和修改。因此，应当理解，以上实施例不是限制性的，而仅仅是说明性的。因此，所公开的概念的范围将由所附权利要求及其等同物的最宽允许解释来确定，并且不应由前述描述限制或限定。因此，应当理解，所附权利要求书旨在覆盖落入实施例范围内的所有此类修改和改变。