一种小型化高速光纤嵌入式离心过载与振动复合测试装置的制作方法

本发明属于离心振动复合试验测试技术领域，具体涉及一种小型化高速光纤嵌入式离心过载与振动复合测试装置。

背景技术：

离心振动复合试验主要用于考核武器系统或相关力学结构件在离心过载与振动复合环境下的力学传递特性，是武器系统或相关力学结构件的功能可靠性和结构有效性评估的一类重要环境试验。试验在离心机上进行，离心机上安装振动台系统，被试试验件安装在振动台上，试验时驱动离心机按一定过载加速度转动以及振动台按一定量级振动，需重点测试的参数为离心场过载加速度以及结构的振动响应加速度等。

传统的离心场过载加速度以及振动加速度采用台式测试设备完成，主要采用pci/pxi/vxi/lxi总线类集成台式仪器，通常采用上、下位机组网形式，下位机安装在离心机仪器舱内，上位机位于测控间，上、下位机通过光纤转以太网交换机进行网络信号传输，下位机负责完成试验数据的实时采集，上位机负责显示数据采集结果。这种方式存在一定缺点：一、集成式台式仪器通常尺寸较大，多为2u/3u/4u机箱模式，在离心机仪器舱内的安装空间需求大，对于有限空间的离心机仪器舱，在需要布置多台套仪器时，存在仪器的安装布局困难难题；二、多种测试仪器使用情况下，各仪器的信号同步采集问题较为明显。通常要求过载加速度信号与振动加速度采集必须同步，往往试验时离心过载信号与振动加速度信号采用两套不同的仪器完成，试验时两套仪器的信号采集同步控制比较困难。三、传统的光纤转以太网形式采用两根多模光纤完成收rx和发tx功能，占用的光纤路数多，对于离心机的有限光滑环资源造成浪费。

为了解决以上问题我方研发出了一种小型化高速光纤嵌入式离心过载与振动复合测试装置。

技术实现要素：

本发明的目的就在于为了解决上述问题而提供一种小型化高速光纤嵌入式离心过载与振动复合测试装置。

本发明通过以下技术方案来实现上述目的：

一种小型化高速光纤嵌入式离心过载与振动复合测试装置，包括：

振动传感器；振动传感器用于试验件结构振动信号拾取；

过载传感器；过载传感器用于离心过载信号的拾取；

信号调理器；信号调理器安装在离心机吊篮内，信号调理器用于离心过载信号与振动信号的同时调理，信号调理器分别与振动传感器、过载传感器、下位机连接；

下位机；下位机安装在离心机仪器舱内，下位机用于多路离心过载信号以及多路振动信号的采集与传输；

上位机；下位机与上位机通过单模光纤通信连接，上位机实时向下位机传输各类测控命令，并接收下位机返回的测试数据；

pc机；上位机与pc机通信连接，上位机用于将数据信息输送至pc机，pc机用于对数据信息进行信号分析。

具体地，下位机包括fpga、fpga配置芯片、a/d转换器件、锁相环器件、sfp光纤收发模块、有源晶振、电源转换器件；fpga分别与fpga配置芯片、a/d转换器件、锁相环器件、sfp光纤收发模块、有源晶振、电源转换器件连接。

具体地，上位机包括fpga、fpga配置芯片、电源转换器件、usb3.0器件、有源晶振、差分无源晶振、锁相环器件、sfp光纤收发模块，fpga分别与fpga配置芯片、电源转换器件、usb3.0器件、有源晶振、差分无源晶振、锁相环器件、sfp光纤收发模块连接。

具体地，信号调理器包括icp信号放大器和过载信号放大器。

具体地，下位机包括下位机电路板、第一光纤传输接口、第一过载信号与振动信号输入接口、工作状态指示接口、fpga程序下载接口、第一电源接口、第一上端盖、第一下壳体，下位机电路板安装在第一下壳体内，fpga程序下载接口、第一过载信号与振动信号输入接口、工作状态指示接口、第一电源接口、第一光纤传输接口均开设在第一下壳体侧壁上，第一上端盖和第一下壳体组合安装。

具体地，上位机包括第二上端盖、第二下壳体、工作状态指示接口、第二光纤传输接口、usb3.0传输接口、第二电源接口、上位机电路板，上位机电路板安装在第二下壳体内，工作状态指示接口、第二光纤传输接口、usb3.0传输接口、第二电源接口均开设在第二下壳体侧壁上，第二上端盖和第二下壳体组合安装。

具体地，信号调理器包括勤务开关、充电接口、过载传感器输入接口、第二过载信号与振动信号输出接口、icp加速度传感器输入接口、第三下壳体、第三上端盖；勤务开关、充电接口、过载传感器输入接口、第二过载信号与振动信号输出接口、icp加速度传感器输入接口均开设在第三下壳体侧壁上，第三上端盖和第三下壳体组合安装。

具体地，过载传感器包括mems加速度传感器、mems传感器安装电路板、第四下壳体、第四上端盖、信号出线端口、环氧树脂灌注口；信号出线端口设置在第四上端盖上，mems加速度传感器安装在mems传感器安装电路板上，mems传感器安装电路板紧固在第四下壳体内，第四上端盖与第四下壳体紧固连接。mems加速度传感器的电源与信号线缆通过信号出线端口引出至外部。

本发明的有益效果在于：

本发明的一种小型化高速光纤嵌入式离心过载与振动复合测试装置；

本装置采用上、下位机光纤高速直连通信模式，下位机采用小型化嵌入式硬件电路实现多路离心场过载信号、振动信号的同步数据采集，并对数据编码打包后通过高速光纤直接实时高速上传给上位机转存至pc机进行数据存储与分析处理；相对传统离心场试验的基于光纤转以太网的集成式仪器组网测试技术，下位机数据采集装置的尺寸更小，32通道的数据采集装置在100mm×80mm×40mm尺寸下实现，可大幅减少离心机仪器舱的占用空间，同时信号连接线极少；

本装置采用高速光纤直接上下位机互连模式，省略了离心机仪器舱以及地面网络交换机的使用，减少了网络调试环节，节省了试验准备时间；

本装置实现离心振动复合环境下的多路过载信号与多路振动信号同步采集，而传统试验必须采用专用振动加速度测试设备和专用过载加速度测试设备完成，测试时两套测试系统难于实现同步，而本装置采用多通道同步采集，实现了振动加速度与离心过载加速度信号的同步高精度采集，更有利于后续试验数据分析与处理。

附图说明

图1为本申请的结构框图；

图2为本申请中的下位机结构框图；

图3为本申请中的上位机结构框图；

图4为本申请中的离心过载与振动分析模块结构框图；

图5为本申请中的下位机结构示意图；图中，a为立体图一，b为立体图二；

图6为本申请中的上位机结构示意图；

图7为本申请中的信号调理器示意图；图中，a为立体图一，b为立体图二；

图8为本申请中的过载传感器金属封装结构示意图；图中，a为拆分结构示意图，b为组合结构示意图；

图9为测试装置的振动加速度信号实测图；

图10为测试装置的过载加速度实测图。

图中：

1-下位机；11-第一工作状态指示接口；12-fpga程序下载接口；13-第一上端盖；14-第一下壳体；15-第一过载信号与振动信号输入接口；16-第一光纤传输接口；17-下位机电路板；18--第一电源接口；2-上位机；21-第二上端盖；22-第二下壳体；23-第二工作状态指示接口；24-第二光纤传输接口；25-usb3.0传输接口；26-第二电源接口；27-上位机电路板；3-信号调理器；31-勤务开关；32-充电接口；33-过载传感器输入接口；34-第二过载信号与振动信号输出接口；35-icp加速度传感器输入接口；36-第三下壳体；37-第三上端盖；4-过载传感器；41-mems传感器安装电路板；42-第四下壳体；43-第四上端盖；44-信号出线端口；45-环氧树脂灌注口。

具体实施方式

下面结合附图对本发明作进一步说明：

如图1所示，

一种小型化高速光纤嵌入式离心过载与振动复合测试装置，包括：

振动传感器；振动传感器用于试验件结构振动信号拾取；振动传感器采用通用的icp振动加速度传感器，驱动电流为2ma～20ma，供电电压为直流18v～20v，用于被试验件的结构振动响应信号拾取；

过载传感器4；过载传感器4用于离心过载信号的拾取；振动传感器与过载传感器4安装在被测试验件上；

信号调理器3；信号调理器3安装在离心机吊篮内随离心机吊篮一起转动，信号调理器3负责对多通道振动传感器信号和过载传感器4信号的放大调理，以适应下位机1数据采集的信号输入量程；信号调理器3分别与振动传感器、过载传感器4、下位机1连接；振动传感器与过载传感器4均采用屏蔽电缆与信号调理器3相连；

下位机1；下位机1安装在离心机仪器舱内；下位机1通过多芯屏蔽电缆与信号调理器3相连，实现模拟信号的传输；下位机1负责对信号调理器3输出的多通道振动信号与过载信号进行同步采集，下位机1采用嵌入式硬件结构实现。

上位机2；下位机1与上位机2通过单模光纤(其传输速率选择为≥1.25gbps。单根光纤实现数据收发的双工工作模式，光纤的收发光波长由光纤收发器的参数决定)通信连接，上位机2实时向下位机1传输各类测控命令，并接收下位机1返回的测试数据，并将光纤接口转换为usb3.0接口形式将数据实时传输进pc机中；上位机2采用嵌入式硬件结构实现，通过usb3.0实现与pc机内部的离心过载与振动分析模块实时通信功能。

pc机；上位机2与pc机通信连接，上位机2用于将数据信息输送至pc机，pc机用于对数据信息进行信号分析。

在一些实施例中，下位机1的尺寸为100mm×80mm×40mm；信号调理器3采用环氧树脂灌封，尺寸为80mm×50mm×40mm；上位机2尺寸为80mm×50mm×40mm。

如图2所示，下位机1包括fpga、fpga配置芯片、a/d转换器件、锁相环器件、sfp光纤收发模块、有源晶振、电源转换器件；fpga分别与fpga配置芯片、a/d转换器件、锁相环器件、sfp光纤收发模块、有源晶振、电源转换器件连接。

在一些实施例中，下位机1中的fpga器件，带有rocketio或rapidio高速io信号传输接口。

在一些实施例中，下位机1中的a/d转换器件适用于通用a/d转换器件。

在一些实施例中，下位机1中的sfp光纤收发模块，传输速率≥1.25gbps，接口的光纤模式为单模形式。采用单根光纤同时完成信号收发功能。

如图3所示，上位机2包括fpga、fpga配置芯片、电源转换器件、usb3.0器件、有源晶振、差分无源晶振、锁相环器件、sfp光纤收发模块，fpga分别与fpga配置芯片、电源转换器件、usb3.0器件、有源晶振、差分无源晶振、锁相环器件、sfp光纤收发模块连接。

在一些实施例中，上位机2中的fpga器件，带有rocketio或rapidio高速io信号传输接口。

在一些实施例中，上位机2中的usb3.0器件适合于通用usb3.0器件。

在一些实施例中，上位机2中的sfp光纤收发模块，传输速率≥1.25gbps，接口的光纤模式为单模形式。采用单根光纤同时完成信号收发功能。

具体地，信号调理器3包括icp信号放大器和过载信号放大器。

在一些实施例中，信号调理器3中的icp信号放大器，内部包含2ma～20ma恒流源，采用18v～24v直流电源供电，采用仪用差分放大器放大振动加速度信号。

在一些实施例中，信号调理器3中的过载信号放大器适用于通用仪用放大器。

在一些实施例中，信号调理器3的电路板采用环氧树脂灌封，安装于离心机吊篮内，随离心机吊篮一起转动，满足承受一定离心过载力。

在一些实施例中，pc机通过离心过载与振动分析模块对数据信息进行信号分析，离心过载与振动分析模块安装于pc机中，其包括信号时域分析模块、信号频域分析模块、usb3.0接口、信号格式转换模块。信号时域分析模块包括信号去直偏模块、信号四则运算模块、信号最值分析模块、信号时域滤波模块。信号频域分析模块包括振动信号psd谱分析模块、信号fft谱分析模块、信号频域滤波模块。usb3.0接口包括测试数据长传模块、参数配置下传模块。

图1所示，本装置的工作原理是：

第一步，试验前，首先执行上位机2、下位机1上电自检，自检完成后处于各系统处于等待状态。

第二步，由pc机内嵌的离心过载与振动分析模块通过usb3.0口向上位机2下传信号采集参数配置指令，配置下位机1上的a/d转换器件的量程、采样频率以及信号调理器3中的信号放大倍数等，上位机2通过usb3.0接口获取参数配置指令后，通过单模光纤向下位机1发送配置的参数，下位机1接收到配置参数后，执行a/d转换量程配置、采样时钟分频以调整采样频率、切换信号调理器3内的放大电阻通路以调整信号放大倍数，下位机1完成参数配置任务后，通过光纤向上位机2发送配置完成的应答信号并处于数据采集的等待状态。上位机2接收到参数配置完成的应答信号后，通过usb3.0接口发送参数配置完成指示给pc机中的离心过载与振动分析模块，并工作在等待pc机的指令状态。

第三步，离心过载与振动分析模块向上位机2发送启动数据采集指令，上位机2立即向下位机1发送数据采集指令，下位机1接收到数据采集指令后按照第一阶段配置的采集参数进行多通道连续数据采集，并通过传输率≥1.25gbps的单模光纤向上位机2发送多通道信号的实时采集值，上位机2再通过usb3.0接口将多通道信号的实时采集值高速实时传递至pc机中的离心过载与振动分析模块实时存储，直到数据任务结束。由于测试的数据量大，离心过载与振动分析模块采用tdms的二进制码流格式实时存储上传的测试数据。试验结束后，离心过载与振动分析模块向上位机2发送停止采集命令，上位机2向下位机1发送停止采集指令，下位机1停止数据采集，再次进入等待状态。试验后，通过离心过载与振动分析模块回调多通道测试数据，并进行振动信号与过载信号的时域和频域分析。

图2所示，下位机1电路采用小型化嵌入式硬件实现。

其中，fpga器件负责ad转换器件以及rocketio/rapidio的光纤高速传输io、内部数据fifo缓存以及时钟变换域转换的逻辑功能实现。

fpga配置芯片负责完成fpga的verilog/vhdl编程配置文件的存储以及上电配置fpga芯片功能。

电源转换器件主要实现fpga的内核电压、通用io电压、rocketio/rapidio的高精度io驱动电压以及a/d转换器件的模拟电压和数字io电压供电。采用5v～24v的直流电压输入，产生1.2v/3.3v/1.8v/1.5v/2.0v/2.5v/5v等多类电压输出，采用dc/dc模块与ldo模块配合完成多种电压转换。

a/d转换器件由通用a/d转换器完成。可采用多路同步采集a/d器件，也可采用多路轮循的a/d转换器件完成。确保每路信号采样频率能达≥10khz。a/d转换器件的信号量程、采样频率可编程设置，便于灵活应用。

有源晶振用于fpga器件的系统时钟的源时钟，其频率≥10mhz，通过fpga器件内部的pll以及dll锁相环电路实现fpga器件所需的内部高频时钟。

差分无源晶振用于提供锁相环器件的高精度差分时钟，频率≥10mhz的差分时钟信号。

锁相环器件用于提供fpga器件的rocketio/rapidio信号传输基准差分时钟，频率≥125mhz。信号电平根据fpga器件的时钟输入电平而定，通常包括lvds、pecl、lvpecl等差分电平形式。

图2中，sfp光纤收发器与fpga器件的rocketio/rapidio的高速io直接互连，实现高速io的电光/光电转换功能。sfp光纤收发器的输入/输出电平与fpga器件的rocketio/rapidio器件电口信号电平一致，收发光口波长不受限制，只要满足与上位机2中的sfp光纤收发器的收发光口波长匹配即可，sfp光纤收发器的传输速率≥1.25gbps。

图2中的工作原理是：有源晶振向fpga器件提供系统时钟源时钟，经过fpga器件内部调用pll或dll后，产生fpga器件的内部高频时钟，再通过fpga器件的verilog编程实现图2中a/d转换器件的采样驱动时钟、内部fifo缓存时钟等。差分无源晶振向锁相环器件提供频率≥10mhz的差分时钟，锁相环器件输出频率≥125mhz的差分时钟作为fpga器件的rocketio/rapidio的基准时钟，rocketio/rapidio通过fpga内部模拟pll锁相环将该时钟频率倍频至≥1.25ghz的串行时钟，按照fpga器件内部调用rocketio/rapidio的协议将a/d转换器件采集的并行数据转换为≥1.25gbps的高速串行码流，并通过sfp光纤收发器实现电光/光电转换后进行远程高速传输。由于a/d转换器件的采样时钟频率与rocketio/rapidio的传输速率不一致，存在跨时钟域的问题，采用fpga器件内部的fifo进行时钟域转换控制，a/d转换器件按照设定的采样频率将采集数据先存储在fifo存储器中，等待fifo存储器中的数据达到一定数量时，启动一次rocketio/rapidio光纤高速传输，这样确保数据在连续采集与实时传输过程中不出现丢失，保持信号采集的完整性。fifo存储器的实现通过调用fpga器件内部的ipcore实现。

图3所示，上位机2电路采用小型化嵌入式硬件实现。

其中，fpga器件负责usb3.0器件、rocketio/rapidio的光纤高速传输io、内部数据fifo缓存以及时钟变换域转换的逻辑功能实现。

fpga配置芯片负责完成fpga的verilog/vhdl编程配置文件的存储以及上电配置fpga芯片功能。

电源转换器件主要实现fpga的内核电压、通用io电压、rocketio/rapidio的高精度io驱动电压以及usb3.0器件的模拟电压和数字io电压供电。采用5v～24v的直流电压输入，产生1.2v/3.3v/1.8v/1.5v/2.0v/2.5v/5v等多种电压输出，采用dc/dc模块与ldo模块配合完成多种电压转换。

usb3.0器件为通用usb3.0接口芯片。主要负责将fpga器件通过rocketio/rapidio从光纤接收到的下位机1数据高速传输给pc机中的离心过载与振动分析模块中，并接收离心过载与振动分析模块下发的参数配置指令以及数据采集启动指令、数据采集停止指令。

有源晶振用于fpga器件的系统时钟的源时钟，其频率≥10mhz，通过fpga器件内部的pll以及dll锁相环电路实现fpga器件所需的内部高频时钟。

差分无源晶振用于作为锁相环器件的高精度差分时钟，提供频率≥10mhz的差分时钟信号。

锁相环器件用于提供fpga器件的rocketio或rapidio信号传输基准差分时钟，频率≥125mhz。信号电平根据fpga器件的时钟输入电平而定，通常包括lvds、pecl、lvpecl等差分电平形式。

sfp光纤收发器与fpga器件的rocketio/rapidio的高速io接口直接互连，实现高速io的电光/光电转换功能。sfp光纤收发器的输入/输出电平与fpga器件的rocketio/rapidio器件电口信号电平一致，收发光口的波长不受限制，只要满足与下位机1中的sfp光纤收发器的收发光口波长匹配即可，sfp光纤收发器的传输速率≥1.25gbps。

图3中工作原理是：有源晶振向fpga器件提供系统时钟源时钟，经过fpga器件内部调用pll或dll后，产生fpga器件的内部高频时钟，再通过fpga器件的verilog编程实现图3中的usb3.0器件工作时钟、内部fifo缓存时钟等。差分无源晶振向锁相环器件提供频率≥10mhz的差分时钟，锁相环器件输出频率≥125mhz的差分时钟作为fpga器件的rocketio/rapidio接口的基准时钟，rocketio/rapidio接口通过fpga内部模拟pll锁相环将该时钟倍频至≥1.25ghz的串行时钟后，按照fpga器件内部调用rocketio/rapidio接口的协议将sfp光纤收发器接收到的高速串行数据转换为速率≥100mhz的高速并行码流，通过usb3.0器件向pc机中的离心过载与振动分析模块发送数据。由于usb3.0器件的传输工作时钟频率与rocketio/rapidio接口的传输速率不一致，存在跨时钟域的问题，采用fpga器件内部的fifo进行时钟域转换控制，sfp光纤收发器件接收的高速数据先存储在fifo存储器中，待fifo存储器中的数据达到一定数量时，启动一次usb3.0器件高速传输，这样确保数据在连续采集与实时传输过程中不出现丢失，保持信号采集的完整性。fifo存储器的实现通过调用fpga器件内部的ipcore实现。

如图4所示，是离心过载与振动分析模块的组成框图；

其中，usb3.0接口的控制采用visa调用或利用usb3.0器件的驱动dll实现。usb3.0接口包括测试数据上传模块和参数配置下传模块，主要完成原始测试数据从usb3.0接口进入pc机内存缓存的实现以及由pc机通过usb3.0接口向上位机2下传采样的配置参数接口实现两部分。

图4中的信号时域分析模块，由信号四则运算模块、信号最值分析模块、信号时域滤波模块以及信号去直偏模块四部分功能模块组成，满足过载加速度信号与振动加速度信号的常用时域分析功能。

图4中的信号频域分析模块由信号频域滤波模块、信号fft谱分析模块以及振动信号psd谱分析模块三部分功能模块组成，主要满足振动加速度信号的常用频域分析功能。

图4中的信号格式转换模块主要包括信号的tdms二进制存储、tdms格式转matlab、excel、txt、origin、dat二进制格式等，以便其它模块对测试数据的分析。

如图5所示，下位机1包括下位机电路板、第一光纤传输接口16、第一过载信号与振动信号输入接口15、第一工作状态指示接口11、fpga程序下载接口12、第一电源接口18、第一上端盖13、第一下壳体14，下位机电路板安装在第一下壳体14内，fpga程序下载接口12、第一过载信号与振动信号输入接口15、第一工作状态指示接口11、第一电源接口18、第一光纤传输接口16均开设在第一下壳体14侧壁上，第一上端盖13和第一下壳体14组合安装。下位机电路板一般通过螺钉紧固在第一下壳体14内；下位机1机械结构尺寸为100mm×80mm×40mm。

如图6所示，上位机2包括第二上端盖21、第二下壳体22、第二工作状态指示接口23、第二光纤传输接口、usb3.0传输接口、第二电源接口、上位机2电路板，上位机2电路板安装在第二下壳体内，第二工作状态指示接口23、第二光纤传输接口、usb3.0传输接口、第二电源接口均开设在第二下壳体侧壁上，第二上端盖和第二下壳体组合安装。如图7所示，信号调理器3包括勤务开关31、充电接口32、过载传感器输入接口33、第二过载信号与振动信号输出接口34、icp加速度传感器输入接口35、第三下壳体36、第三上端盖37；勤务开关31、充电接口32、过载传感器输入接口33、第二过载信号与振动信号输出接口34、icp加速度传感器输入接口35均开设在第三下壳体36侧壁上，第三上端盖37和第三下壳体36组合安装。一般信号调理电路板与充电锂电池通过螺钉紧固安装在第三下壳体36内，并用环氧树脂进行灌封。内部锂电池通过充电接口进行充电。勤务开关31接口负责工作时接口锂电池为信号调理电路板供电。过载传感器输入接口33用于接入过载传感器4的信号。icp加速度传感器输入接口35用于接入icp振动加速度传感器信号。第二过载信号与振动信号输出接口34用于输出放大调理后的过载加速度与振动加速度模拟信号。信号调理器3结构尺寸为80mm×50mm×40mm。

如图8所示，过载传感器4包括mems加速度传感器、mems传感器安装电路板41、第四下壳体42、第四上端盖43、信号出线端口44、环氧树脂灌注口45；信号出线端口44设置在第四上端盖43上，mems加速度传感器安装在mems传感器安装电路板41上，mems传感器安装电路板41紧固在第四下壳体42内，第四上端盖43与第四下壳体42紧固连接。mems加速度传感器的电源与信号线缆通过信号出线端口44引出至外部。一般地，mems传感器安装电路板41通过螺钉紧固在第四下壳体42内，第四上端盖43通过螺钉与第四下壳体42紧固连接。第四上端盖43与第四下壳体42连接成整体后，通过环氧树脂灌注口45注入环氧树脂至内部空间填满为止，七天后完成环氧树脂固化形成试验测试用过载传感器4。该过载传感器4金属封装结构的尺寸可控制在φ10mm×6mm。

在一些实施例中，上位机2电路板fpga器件选择xilinx公司的virtex4fx2型，带rocketio，传输速率为1.25gbps；fpga配置芯片选择为xcf08p，a/d采集芯片选择为ad公司的ad761616通道a/d转换器，sfp光纤收发器选择为allray公司的atr-s4033d型：传输速率为3gbps，传输波长为tx1310nm/rx1550nm。有源晶振为50mhz，无源晶振为25mhz，锁相环器件选择为ics844021，输出时钟为125mhz。

在一些实施例中，下位机电路板fpga器件选择xilinx公司的virtex4fx2型，带rocketio，传输速率为1.25gbps；fpga配置芯片选择为xcf08p，usb3.0器件选择为cyusb3014型，sfp光纤收发器选择为allray公司的atr-s4034d型：传输速率为3gbps，传输波长为rx1310nm/tx1550nm。有源晶振为50mhz，无源晶振为25mhz，锁相环器件选择为ics844021，输出时钟为125mhz。

在一些实施例中，mems过载加速度传感器选择为ad公司的adxl1001型，量程为100g。振动加速度传感器选用pcb公司的356a01型传感器，量程为5000g。

在一些实施例中，信号调理器3的恒流源芯片选择为lm134型，差分放大器选择为ad8226型。

图9所示，示出了测试装置的振动加速度信号实测图；

图10所示，示出测试装置的过载加速度实测图。

以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其效物界定。