一种自对准式原位表征芯片及其制备和使用方法与流程

本发明涉及原位电子显微学表征领域，特别涉及一种自对准式原位表征芯片及其制备和使用方法。

背景技术：

先进的表征手段是材料科学进步的重要推动力。透射电子显微镜(tem，简称透射电镜)是研究材料微观结构的重要手段之一。除对样品进行静态观测之外，人们还希望引入力、电、热、光、气、液等外加物理场，原位观测外场作用下材料的微观结构及物性变化，即样品的动态观测。

目前动态观测主要可以通过环境透射电镜或者结合了mems(微机电系统)原位表征芯片的透射电镜样品杆完成。mems原位表征芯片因其设计的灵活性、与透射电镜样品杆良好的兼容性以及低廉的成本，有望在动态观测领域发挥更大的作用。然而，现有的原位表征芯片一般需要通过各种类型的微操作装置(包括聚焦离子束系统、显微操作器等)将制备好的待测样品如tem(透射电镜)样品转移到芯片上。待测样品的制备是一种面积在毫米级以上的操作，而原位表征芯片上所需的样品面积在微米级以下，毫米级的制备与微米级的窗口的对准无法通过目测，现有技术通过聚焦离子束将待测样品同样切成微米级，再通过扫描电子成像系统完成与原位表征芯片的对准动作，这一过程耗时费工，且易对样品引入污染和损伤。

现有的原位表征芯片需通过tem制样和转移的过程，与待测样品形成连接。这个过程引入的损伤和污染可能有碍样品观测。因此需要一种新的自对准式原位表征芯片以解决上述问题。

技术实现要素：

本发明旨在提供一种自对准式原位表征芯片及其制备和使用方法，以避免在样品进行制样和转移所引入的损伤和污染。

为了实现上述目的，本发明提供了一种自对准式原位表征芯片，用于对一待测样品进行原位观测，包括衬底层，所述衬底层的正面和反面分别设有一第一绝缘层和一第二绝缘层，所述第一绝缘层的正面设有覆盖于所述第一绝缘层的一部分上的一功能层以及覆盖于第一绝缘层的一部分外露部分上和所述功能层的一部分上的一第三绝缘层；一部分第一绝缘层的正面外露于所述第三绝缘层和功能层，且一部分功能层外露于所述第三绝缘层，以形成一样品窗口；所述第二绝缘层上设有一至少一部分对准所述样品窗口的透射窗口。

优选地，所述功能层是金属线路、半导体线路或机械结构，其设置为在加电后产生外加物理场并对整个待测样品施加所述外加物理场，所述外加物理场为力、电或热场。

优选地，所述透射窗口贯穿所述衬底层和第二绝缘层直至所述第一绝缘层的背面。

优选地，所述第一绝缘层的厚度为1-100nm。

优选地，所述第一绝缘层上设有至少一个穿透所述第一绝缘层且位于所述样品窗口的底部的孔洞结构，且所述第一绝缘层的厚度在100μm以下。

优选地，所述孔洞结构通过聚焦离子束刻蚀形成，且所述孔洞结构的直径为1nm～50μm。

优选地，所述衬底层的材质为硅、碳化硅或氮化镓；所述第一绝缘层和第二绝缘层的材质均为氧化硅、氮化硅或氧化铝；且所述第三绝缘层的材质是氧化硅、氮化硅或光刻胶。

另一方面，本发明提供一种自对准式原位表征芯片的制备方法，包括：

s1：准备一衬底片，在所述衬底片的正面和反面分别生长第一绝缘层和第二绝缘层；

s2：在所述第一绝缘层的正面进行功能层的制备，使得功能层覆盖于所述第一绝缘层的一部分上；

s3：在所述功能层和外露于所述功能层的第一绝缘层上进行第三绝缘层的制备；

s4：刻蚀一部分第三绝缘层，使得一部分第一绝缘层的正面外露于所述第三绝缘层和功能层，且一部分功能层外露于所述第三绝缘层，以形成一样品窗口；

s5：在所述第二绝缘层上制备一贯穿所述衬底片和第二绝缘层直至所述第一绝缘层的背面且至少一部分对准所述样品窗口的透射窗口；

s6：将所述衬底片划片为多个衬底层，得到多个独立的自对准式原位表征芯片。

优选地，在所述步骤s5或所述步骤s6之后，还包括步骤：通过聚焦离子束刻蚀穿透位于所述样品窗口的底部的第一绝缘层，以形成至少一个孔洞结构。

另一方面，本发明提供一种自对准式原位表征芯片的使用方法，包括：

s1’：提供一根据上文所述的自对准式原位表征芯片；

s2’：将一待测样品制备在所述自对准式原位表征芯片的样品窗口中，使得所述待测样品与其功能层自对准连接；

s3’：将所述自对准式原位表征芯片与一tem样品杆连接，再将所述tem样品杆送入tem，以对所述待测样品进行原位观测。

优选地，在所述步骤s1’中，所述待测样品是薄膜材料或纳米材料，且所述待测样品的制备方式包括溅射、蒸发、化学气相沉积、旋涂和滴涂中的至少一种。

优选地，在所述步骤s1’中：在制备完成后，还包括：对所述自对准式原位表征芯片整体喷涂或沉积保护层，以保护所述待测样品。

优选地，所述自对准式原位表征芯片的使用方法还包括步骤s4’：在原位观测完成后，通过加热、大电流烧灼或腐蚀液浸泡的方式去除所述待测样品。

本发明的自对准式原位表征芯片上设有样品窗口，使得待测样品可以通过该样品窗口与功能层自对准连接，从而规避tem制样、转移样品至表征芯片的操作，消除了相应过程中样品被污染和损伤的可能性。此外，本发明的自对准式原位表征芯片具有良好的材料兼容性，适用于薄膜材料、纳米材料等。再者，本发明的自对准式原位表征芯片具有可拓展性，可在正面第一绝缘层上制备孔洞结构，提供无背底的原位表征，消除背底信息对观测的影响。本发明的自对准式原位表征芯片的使用方法简单，便于学习与推广。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为根据本发明的第一实施例的原位表征芯片的结构侧视图。

图2为根据本发明的第二实施例的原位表征芯片的制备方法的流程图。

图3为根据本发明的第三实施例的原位表征芯片的使用方法的原理图。

图4为根据本发明的第四实施例的原位表征芯片的结构侧视图。

图5为根据本发明的第五实施例的原位表征芯片的制备方法的流程图。

附图标记：

1、衬底层；2、第一绝缘层；2’、第二绝缘层；3、功能层；4、第三绝缘层；5、样品窗口；6、透射窗口；7、孔洞结构。

具体实施方式

下面结合附图，给出本发明的较佳实施例，并予以详细描述。

第一实施例一种用于有背底观测的自对准式原位表征芯片

如图1所示为根据本发明的第一实施例的一种自对准式原位表征芯片，其用于对一待测样品进行原位观测，包括衬底层1，所述衬底层1的正面和反面分别设有一第一绝缘层2和一第二绝缘层2’。其中，衬底层1用于支撑第一绝缘层2、第二绝缘层2’等结构，所述衬底层1的材质为硅、碳化硅或氮化镓等。在本实施例中，衬底层1为圆形硅片，厚度400～500μm。

所述第一绝缘层2具有背离所述衬底层1的正面，所述第一绝缘层2的正面上设有一功能层3和一第三绝缘层4，功能层3覆盖于所述第一绝缘层2的正面的一部分上，第一绝缘层2的其余部分外露于所述功能层3(即不被功能层3覆盖)，第三绝缘层4覆盖于第一绝缘层2的一部分外露部分上和所述功能层3的一部分上。一部分第一绝缘层2的正面外露于所述第三绝缘层4和功能层3，且一部分功能层3外露于所述第三绝缘层4，从而形成了一样品窗口5，样品窗口5用于容置待测样品并使得待测样品与所述功能层3自对准连接。样品窗口5的尺寸可以与待测样品一致，也可以大于待测样品的尺寸。透射窗口6的尺寸大于样品窗口5。其中，样品窗口5的尺寸为1μm×1μm，透射窗口6的尺寸为10μm×10μm。

所述功能层3可以是金属线路、半导体线路或机械结构，其设置为在加电后产生力、电或热场等外加物理场并对整个待测样品施加所述外加物理场。所述功能层3在样品窗口5的区域的厚度至多为100nm。本实施例中，功能层3为100nm厚的金属电极，用于待测样品的电学测试。所述第三绝缘层4覆盖于第一绝缘层2和功能层3上除所述样品窗口5以外的其余区域，主要用于保护这些区域。所述第三绝缘层4的材质可以是氧化硅、氮化硅或光刻胶。在本实施例中，第三绝缘层4的材质为氧化硅。第三绝缘层4的厚度为100nm。

第二绝缘层2’上设有一至少一部分对准所述样品窗口5的透射窗口6。该透射窗口6贯穿所述衬底层1和第二绝缘层2’直至第一绝缘层2的背面，而不穿透第一绝缘层2，用于形成透射电子的通道(即第一绝缘层2)来透射电子，使得透射电镜通过透射的电子穿过样品窗口5来观测待测样品，即提供以第一绝缘层2为背底的原位观测。所述第一绝缘层2和第二绝缘层2’的材质均为氧化硅、氮化硅或氧化铝等绝缘材料。第一绝缘层2的厚度为1-100nm(因其不带有孔洞结构)，在本实施例中，其厚度为50nm。由此，第一绝缘层2的透射电子的效果较好。

第二实施例一种自对准式原位表征芯片的制备方法

如图2所示为根据本发明的第二实施例的一种自对准式原位表征芯片的制备方法，其用于制备根据本发明的第一实施例的自对准式原位表征芯片。

如图2所示，在本实施例中，自对准式原位表征芯片的制备方法包括以下步骤：

步骤s1：准备一衬底片，在所述衬底片的正面和反面分别生长一第一绝缘层2和一第二绝缘层2’；

其中，所述第一绝缘层2通过低压化学气相沉积法(lpcvd)、等离子体增强化学气相沉积法或原子层沉积法等方法在所述衬底片的表面沉积生长。所述衬底片为4寸si(100)晶圆，且第一绝缘层2的材质为氧化硅、氮化硅、氧化铝等绝缘材料，厚度为1-100nm。

步骤s2：在所述第一绝缘层2的正面进行功能层3的制备，使得功能层3覆盖于所述第一绝缘层2的正面的一部分上；

所述功能层3可以是金属线路、半导体线路或机械结构，用于在加电后产生力、电或热场等外加物理场并对整个待测样品施加所述外加物理场。

在本实施例中，所述功能层3为金属线路，所述功能层3通过在所述第一绝缘层2的正面进行光刻工艺以提供lift-off工艺所需的掩模，随后采用lift-off工艺制备所述金属线路的金属电极和金属连接线，来制备得到；或者所述功能层3也可以通过在所述第一绝缘层2的正面沉积金属，再采用光刻和离子束刻蚀工艺去除多余的金属，形成金属电极和连接线来制备得到。金属线路的材质可以包括金、银、铜、铝、铂等中的至少一种。

步骤s3：在所述功能层3和外露于所述功能层3的第一绝缘层2上进行第三绝缘层4的制备；

其中，所述第三绝缘层4通过等离子体增强化学气相沉积法、低压化学气相沉积法或原子层沉积法等方法来制备。所述第三绝缘层4的材质可以是氧化硅、氮化硅或光刻胶。在本实施例中，第三绝缘层4的材质为氧化硅。第三绝缘层4的厚度为100nm。

步骤s4：刻蚀一部分第三绝缘层4，使得一部分第一绝缘层2的正面外露于所述第三绝缘层4和功能层3，且一部分功能层3外露于所述第三绝缘层4，以形成一样品窗口5；

其中，所述第三绝缘层4的刻蚀通过光刻和腐蚀工艺来进行，具体包括以下步骤：

步骤s41：第三绝缘层4上进行光刻工艺，使得第三绝缘层4暴露出对应于所述样品窗口5的图形，其余部分被光刻胶覆盖；其中，光刻工艺包括涂覆光刻胶、光刻、显影等流程。

步骤s42：去除对应于所述样品窗口5的第三绝缘层4；

其中，第三绝缘层4采用反应离子刻蚀工艺来去除。

步骤s43：去除所述步骤s41中的光刻胶。

步骤s5：在所述第二绝缘层2’上制备一贯穿所述衬底片和第二绝缘层2’直至所述第一绝缘层2的背面且至少一部分对准所述样品窗口5的透射窗口6；

其中，所述透射窗口6的尺寸为10μm×10μm；

所述步骤s5包括：

步骤s51：对所述第二绝缘层2’采用光刻工艺，使得第二绝缘层2’暴露出对应于所述透射窗口6的图形，其余部分被光刻胶覆盖；

其中，在暴露出对应于所述透射窗口6的图形的过程中进行正反对准，以使得透射窗口6至少一部分对准所述样品窗口5。

步骤s52：去除对应于所述透射窗口6的第二绝缘层2’，暴露出所述衬底片；

其中，第二绝缘层2’采用干法刻蚀和/或湿法腐蚀来去除，优选为采用等离子体刻蚀工艺来去除；

步骤s53：将步骤s52中暴露出的衬底片去除，直至第一绝缘层2的背面，从而形成所述透射窗口6。

其中，所述暴露出的衬底片可采用干法刻蚀和/或湿法腐蚀来去除，具体可采用氢氧化钠湿法腐蚀来去除。

步骤s53：去除所述步骤s51中的光刻胶；

步骤s6：将所述衬底片划片为多个衬底层1，得到多个独立的自对准式原位表征芯片。

在本实施例中，由于第一绝缘层2不带有孔洞结构，所形成自对准式原位表征芯片为具有背底结构的表征芯片，以供测试使用。

第三实施例一种自对准式原位表征芯片的使用方法

根据本发明的第三实施例，所述自对准式原位表征芯片的使用方法所使用的自对准式原位表征芯片与上文所述的根据本发明的第一实施例的自对准式原位表征芯片完全相同，该使用方法用于对一待测样品进行透射电子显微镜(tem)原位观测。

如图3所示，所述自对准式原位表征芯片的使用方法，具体包括以下步骤：

步骤s1’：提供一根据本发明的第一实施例的自对准式原位表征芯片；

步骤s2’：将一待测样品制备在所述自对准式原位表征芯片的样品窗口5中，使得所述待测样品与其功能层3自对准连接；如图3所示，所述待测样品的一部分与所述功能层3相连，另一部分覆盖于所述第一绝缘层2上，可与所述第一绝缘层2接触，或不接触。

其中，所述待测样品可以是薄膜材料或纳米材料，纳米材料包括纳米线、纳米片样品等。所述待测样品的制备方式包括溅射、蒸发、化学气相沉积、旋涂和滴涂中的至少一种，具体来说，待测样品可通过各种溅射、蒸发或化学气相沉积等方式生长在芯片正面，也可通过旋涂或滴涂等方式分散在芯片正面。此外，在制备完成后，还可包括：对所述自对准式原位表征芯片整体喷涂或沉积保护层，以保护所述待测样品。

在本实施例中，所述待测样品为纳米线样品，且所述待测样品的制备，包括：

步骤s21’：用酒精溶液超声分散碳化硅纳米线，形成碳化硅纳米线溶液；

步骤s22’：滴加所述碳化硅纳米线溶液至所述自对准式原位表征芯片的样品窗口中；

步骤s23’：待溶液蒸发后，显微镜观察，反复滴加-蒸发溶液，直至所述样品窗口5布满待测纳米线样品，得到所述待测样品。

此时，待测样品与功能层3自对准连接，无需微纳操纵手转移。

步骤s3’：将所述自对准式原位表征芯片与一tem(透射电镜)样品杆连接，再将所述tem样品杆送入tem(透射电镜)，以对所述待测样品进行原位观测。

此时，所述功能层3在加电后产生力、电或热场等外加物理场并对整个待测样品施加所述外加物理场。

其中，所述自对准式原位表征芯片与所述tem样品杆通过银浆连接。

此外，还可以包括步骤s4’：在原位观测完成后，通过加热、大电流烧灼、腐蚀液浸泡等方式去除所述待测样品，以重复使用所述自对准式原位表征芯片。

第四实施例一种用于无背底观测的自对准式原位表征芯片

如图4所示为根据本发明的第四实施例的自对准式原位表征芯片，其结构与上文所述的第一实施例的自对准式原位表征芯片的结构基本相同，且两者的附图标记完全相同。两者的区别仅在于，所述第一绝缘层2上设有至少一个穿透所述第一绝缘层2且位于所述样品窗口5的底部的孔洞结构7，以通过孔洞结构7悬空部分观测待测样品，满足无背底结构的观测需求。根据观测需要，对于需要无背底观测的待测样品，只观测孔洞结构7上方的样品。其中，所述孔洞结构7通过聚焦离子束刻蚀形成，所述孔洞结构7的直径为1nm～50μm。在本实施例中，由于第一绝缘层2带有孔洞结构7，因此第一绝缘层2的厚度在100μm以下。

第五实施例一种自对准式原位表征芯片的制备方法

在本实施例中，所述自对准式原位表征芯片的制备方法与上文所述的第二实施例中的自对准式原位表征芯片的制备方法的流程基本相同，其区别仅在于：

在所述步骤s5或所述步骤s6之后，还包括步骤：通过聚焦离子束刻蚀穿透位于所述样品窗口5的底部的第一绝缘层2，以形成至少一个孔洞结构7。

其中，所述孔洞结构7的直径为1nm～50μm。在本实施例中，由于第一绝缘层2带有孔洞结构7，因此第一绝缘层2的厚度在100μm以下。所述孔洞结构7的数目可根据样品观测需求设定，孔洞结构7的尺寸为1μm×1μm。

第六实施例一种自对准式原位表征芯片的使用方法

如图5所示，在本实施例中，所述自对准式原位表征芯片的使用方法与上文的第三实施例的自对准式原位表征芯片的使用方法的流程基本相同，其区别仅在于：

在所述步骤s1中，所提供的自对准式原位表征芯片为根据本发明的本发明的第四实施例的用于无背底观测的自对准式原位表征芯片，即所述第一绝缘层2上设有至少一个穿透所述第一绝缘层2且位于所述样品窗口5的底部的孔洞结构7，以通过孔洞结构7悬空部分观测待测样品，满足无背底结构的观测需求。其中，所述孔洞结构7通过聚焦离子束刻蚀形成，所述孔洞结构7的直径为1nm～50μm。在本实施例中，由于第一绝缘层2带有孔洞结构7，因此第一绝缘层2的厚度在100μm以下。

在所述步骤s2中，待测样品为薄膜材料，且所述待测样品的制备方式为磁控溅射。

在所述步骤s3中，对待测样品进行的原位观测为从孔洞结构进行的无背底观测。

以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。