基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法与流程

本发明涉及射频器件测试领域，特别是一种基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法。

背景技术：

对集成电路器件(如晶体管、电感，等)建立准确的等效电路模型(简称建模)是电路设计重要基础，也是提高良品率、降低研发成本的核心因素。测试是器件等效电路建模的基础，当在片测试集成电路器件时，由于探针无法与器件直接相连，必须在输入/输出测试端口增加焊盘、输入/输出片上互连线等嵌入结构。为了获取器件本身等效电路模型的参数，需要通过去外嵌(简称去嵌)步骤精确去除嵌入结构的影响，获得器件本身的测试数据。

文献1(yunqiuwu,ya’nanhao,junliu,chenxizhao,yuehangxu,wenyanyin,andkaikang,―animprovedultrawidebandopen-shortde-embeddingmethodappliedupto220ghz,”ieeetransactionsoncomponents,packagingandmanufacturingtechnology,vol.8,no.2,pp.269-276,feb.2018)对开路和短路测试结构建立了基于集总元件的等效电路模型，通过提取等效电路模型的元件参数，将焊盘和互连线引入的外嵌寄生去除。该方法依赖于等效电路模型以及具体的元件结构和参数值，针对复杂的等效电路模型结构，使用解析方法提取等效电路模型元件参数(简称提参)十分困难，而使用数值方法提取模型元件参数则存在多值解的问题，从而降低了去外嵌的精度。

为了改善单个直通结构去外嵌时精度不高的缺陷，各种不同类型的复杂直通结构被广泛研究，包括双直通结构(文献2：x.s.loo,k.s.yeo,k.w.j.chew,l.h.k.chan,s.n.ong,m.a.do,andc.c.boon,―anewmillimeter-wavefixturedeembeddingmethodbasedongeneralizedcascadenetworkmodel,”ieeeelectrondevicelett.,vol.34,no.3,pp.447–449,mar.2013)，以及直通/半直通/短路结构(文献3：xiaoli,yongzhang,oupengli,tianhaoren,fangzhouguo,haiyanlu,weicheng,andruiminxu,―athru-halfthru-shortde-embeddingmethodformillimeter-waveon-waferhbtcharacterization”,ieeeelectrondevicelett.,vol.38,no.6,pp.720-723,jun.2017)。以上几种复杂结构的直通结构不依赖于具体的等效电路模型，具有较高的精度，但缺陷是不具有可缩放性，当不同尺寸的器件较多时，需要测试相应数量的直通/半直通测试结构，使得芯片面积增大，成本增加。

针对传统的基于级联单元去嵌方法不具有可缩放性的问题，文献4(m.-h.cho,g.-w.huang,y.-h.wang,l.-k.wu.―ascalablenoisede-embeddingtechniqueforon-wafermicrowavedevicecharacterization,”ieeemicrow.wirelesscompon.lett.,vol.15,no.10,pp.649-651,oct.2005)提出了一种基于标准传输线方程的去嵌方法。通过测试一定长度的直通测试结构，使用标准传输线方程计算得到传输线的特征阻抗和传播系数等参数，从而计算得到任意长度的传输线的散射参数。然而，标准传输线方程所基于的电路模型过于简单，在较高频段不能很好地反映传输线特性。

传统的去外嵌技术中，有的技术途径为了达到较高的去嵌精度需要依赖于复杂结构，需要测试的结构数量较多，并且不具有可缩放性；有的技术途径具有可缩放性，但精度较低。迄今尚缺少一种结构简单、精度高、具有可缩放性的去外嵌技术。

技术实现要素：

发明目的：针对现有去嵌技术的缺陷，本发明目的在于提出一种基于互连线单元的电路拓扑结构以及互连线单元级联的去嵌方法，提供一种结构简单、精度高、具有可缩放性的去外嵌技术，可以实现传统技术必须依靠复杂结构或不同方式才能分别实现的性能。

技术方案：为实现上述发明目的，本发明采用如下技术方案：

一种基于互连线单元的电路拓扑结构以及互连线单元级联的去嵌方法。所述方法首先对器件测试结构、开路测试结构、直通测试结构、短路测试结构分别进行散射参数(s-参数)测试，使用开路测试结构的散射参数，得到焊盘的散射参数，将焊盘的散射参数从直通测试结构的散射参数中去除。然后，将直通测试结构中的互连线划分成几个相邻的互连线单元，对每个互连线单元建立电路单元的拓扑结构(由串联阻抗zs、并联导纳ysub，或由s参数变换而来的其他参数所组成的电路拓扑结构)，之后建立互连线单元的级联模型，并根据串联阻抗zs、并联导纳ysub与长度之间的等比例关系，计算得到输入互连线单元、输出互连线单元的散射参数；将短路测试结构的散射参数去除焊盘以及输入互连线单元和输出互连线单元的散射参数，得到短路测试结构中接地互连线和接地通孔的散射参数；如果短路测试结构中的互连线较长且无法忽略，对短路互连线建立与直通互连线相同的互连线电路单元，其串联阻抗、并联导纳，和直通互连线单元的串联阻抗、并联导纳，相互之间分别满足长度的等比例关系；最后，将器件测试结构的测试散射参数去除焊盘、输入互连线单元、输出互连线单元、器件接地互连线以及接地通孔的散射参数，得到待测器件的散射参数。相比于传统技术，本发明技术具有的有益特点是结构简单、高精度并具有可缩放性，可以实现传统技术必须依靠复杂结构或不同方式才能分别实现的性能。

作为优选，将直通测试结构中的互连线划分成几个相邻的直通互连线单元，对每个直通互连线单元建立等效电路的电路单元拓扑结构；所述电路单元拓扑结构由串联阻抗zs、并联导纳ysub，或由s参数变换而来的其他参数组成的π型拓扑结构组成，而不依赖于具体的电阻、电感、电容等元件。

作为优选，所述各直通互连线单元的abcd矩阵参数表达式为其中，j代表相邻的不同直通互连线单元，为不同直通互连线单元的串联阻抗，为不同直通互连线单元的并联导纳，为不同直通互连线单元的abcd矩阵。

作为优选，所述直通互连线单元的级联模型中每个互连线的abcd矩阵是由划分成几段相邻互连线单元的abcd矩阵相乘。

作为优选，所述直通互连线单元的abcd矩阵参数

其中，不同直通互连线单元的串联阻抗和并联导纳相互之间满足和互连线单元的长度成正比的关系：其中，lm、ln代表两段直通互连线单元的长度，代表两段直通互连线单元的串联阻抗，代表两段直通互连线单元的并联导纳。

作为优选，所述的一种基于互连线单元的电路拓扑结构以及互连线单元级联的去嵌方法，包含如下步骤：

(1)测量开路测试结构的散射参数[s^open]，并将其变换为导纳参数[y^open]，通过公式计算得到焊盘的abcd矩阵参数

(2)测量直通测试结构的散射参数[s^thru]，并将其变换为abcd矩阵参数[a^thru]，通过公式[a^int]＝[a^pad]^-1[a^thru][a^pad]^-1，得到直通测试结构中的互连线的abcd矩阵参数[a^int]；

(3)将直通测试结构中的互连线划分为几个不同的互连线单元，将其中的输入互连线单元记为int1，对应的abcd矩阵参数记为将其中的输出互连线单元记为int2，abcd矩阵参数记为将其他级联的直通互连线单元(即int1和int2之间的互连线单元)记为int3，abcd矩阵参数记为通过关系式计算得到

(4)将焊盘与输入互连线单元int1级联后的abcd矩阵参数记为[aⁱⁿ]，焊盘与输出互连线单元int2级联后的abcd矩阵参数记为[a^out]，分别使用关系式计算得到[aⁱⁿ]，[a^out]；

(5)测量短路测试结构的散射参数[s^short]，并将其变换为abcd矩阵参数[a^short]，通过公式[a^short,via+tl]＝[aⁱⁿ]^-1[a^short][a^out]^-1，获得短路测试结构中接地互连线和接地通孔的abcd矩阵参数[a^short,via+tl]，通过将abcd矩阵参数转换成z参数，得到[z^short,via+tl]；

(6)测量器件测试结构的散射参数[s^dut]，并将其变换为abcd矩阵参数[a^dut]，通过公式[a^dev,via+tl]＝[aⁱⁿ]^-1[a^dut][a^out]^-1，获得包含接地互连线和接地通孔的待测器件的abcd矩阵参数[a^dev,via+tl]，通过将abcd矩阵参数转换成z参数，得到[z^dev,via+tl]；

(7)通过公式[z^dev]＝[z^dev,via+tl]-[z^short,via+tl]，计算得到待测器件的z参数[z^dev]，将z参数转换成s参数，得到待测器件的s参数[s^dev]；

作为优选，当短路测试结构中互连线单元的宽度和直通结构中相同时，短路测试结构中互连线单元的abcd矩阵参数表达式为

其中，j代表相邻的不同直通互连线单元，为不同短路互连线单元的串联阻抗，为不同短路互连线单元的并联导纳，为不同短路互连线单元的abcd矩阵；所述短路互连线单元的串联阻抗并联导纳和直通互连线单元的串联阻抗并联导纳相互之间分别满足和互连线单元的长度成正比的关系：

其中，km、kn分别代表短路互连线单元和直通互连线单元的长度，分别代表短路互连线单元和直通互连线单元的串联阻抗，分别代表短路互连线单元和直通互连线单元的并联导纳。

作为优选，所述的一种基于互连线单元的电路拓扑结构以及互连线单元级联的去嵌方法，包含如下步骤：

(1)测量开路测试结构的散射参数[s^open]，并将其变换为导纳参数[y^open]，通过公式计算得到焊盘的abcd矩阵参数

(2)测量直通测试结构的散射参数[s^thru]，并将其变换为abcd矩阵参数[a^thru]，通过公式得到直通测试结构中的互连线的abcd矩阵参数

(3)将直通测试结构中的互连线划分为几个不同的互连线单元，将其中的输入互连线单元记为int1，对应的abcd矩阵参数记为将其中的输出互连线单元记为int2，abcd矩阵参数记为将其他级联的直通互连线单元(即int1和int2之间的互连线单元)记为int3，abcd矩阵参数记为通过关系式计算得到

(4)通过直通互连线单元的abcd矩阵参数计算得到int1，int2和int3的串联阻抗以及并联导纳

(5)根据短路互连线单元的串联阻抗并联导纳和直通互连线单元的串联阻抗并联导纳相互之间分别满足和互连线单元的长度成正比的关系，计算得到短路测试结构中接地通孔和器件之间的互连线单元的串联阻抗和并联导纳从而计算得到短路测试结构中接地通孔和器件之间的互连线单元的阻抗[z^short,via+tl]；

(6)将焊盘与输入互连线单元int1级联的abcd矩阵参数记为[aⁱⁿ]，焊盘与输出互连线单元int2级联的abcd矩阵参数记为[a^out]，分别使用关系式计算得到[aⁱⁿ]，[a^out]；

(7)测量器件测试结构的散射参数[s^dut]，并将其变换为abcd矩阵参数[a^dut]，通过公式[a^dev,via+tl]＝[aⁱⁿ]^-1[a^dut][a^out]^-1，获得包含接地互连线和接地通孔的待测器件的abcd矩阵参数[a^dev,via+tl]，

(8)通过公式[z^dev]＝[z^dev,via+tl]-[z^short,via+tl]，计算得到待测器件的z参数[z^dev]，将z参数转换成s参数，得到待测器件的s参数[s^dev]。

有益效果：与现有技术相比，本发明具有以下优点：本发明的一种基于互连线单元的电路拓扑结构以及互连线单元级联的去嵌方法，利用互连线单元级联结构，计算得到焊盘、互连线和接地通孔的散射参数并进行去外嵌(剥离)。本发明技术具有的有益特点是结构简单、高精度并具有可缩放性，可以实现传统技术必须依靠复杂结构或不同方式才能分别实现的性能。

附图说明

图1是本发明实施例待测器件和嵌入结构示意图。

图2是本发明实施例开路测试结构示意图。

图3是本发明实施例直通测试结构示意图。

图4是本发明实施例短路测试结构示意图。

图5是本发明实施例器件测试结构的二端口网络级联示意图。

图6是本发明实施例直通测试结构中的互连线划分互连线单元示意图。

图7是待测器件(晶体管)栅源电压等于-4v，漏源电压等于0v的偏置条件下，在不同频率点上提取的场效应晶体管本征栅源电容cgs的电容值，其中，空心方块代表传统的开路—短路法，空心三角代表传统的开路—直通法，空心圆圈代表本技术。

图8是待测器件(晶体管)栅源电压等于-4v，漏源电压等于0v的偏置条件下，在不同频率点上提取的场效应晶体管本征栅漏电容cgd的电容值，其中，空心方块代表传统的开路—短路法，空心三角代表传统的开路—直通法，空心圆圈代表本技术。

具体实施方式

下面结合具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求项要求所限定的范围。

本发明实施例公开的一种基于互连线单元的电路拓扑结构以及互连线单元级联的去嵌方法中，先分别获取器件测试结构、开路测试结构、直通测试结构、短路测试结构的测试散射参数；使用开路测试结构的散射参数，得到焊盘的散射参数，将焊盘的散射参数从直通测试结构的散射参数中去除。然后，将直通测试结构中的互连线划分成几个相邻的互连线单元，对每个互连线单元建立电路单元的拓扑结构(由串联阻抗zs、并联导纳ysub，或由s参数变换而来的其他参数所组成的电路拓扑结构)，之后建立互连线单元的级联模型，从而计算得到包括输入互连线单元和输出互连线单元在内的各个互连线单元的散射参数。将短路测试结构的散射参数去除焊盘以及输入互连线单元和输出互连线单元的散射参数，得到短路测试结构中接地互连线和接地通孔的散射参数。最后，将器件测试结构的测试散射参数去除焊盘、输入互连线单元、输出互连线单元、器件接地互连线以及接地通孔的散射参数，得到待测器件的散射参数。相比于传统技术，本发明技术具有的有益特点是结构简单、高精度并具有可缩放性，可以实现传统技术必须依靠复杂结构或不同方式才能分别实现的性能。本发明的方法适用于晶体管、电感、变压器、电阻、电容等各种器件的微波测试及建模。

下面结合一个具体示例，说明本发明实施例的具体寄生参数提取过程。

当在片测试集成电路器件时，由于探针无法与器件直接相连，必须在输入/输出测试端口增加焊盘、输入/输出片上互连线等嵌入结构，本发明实施例器件测试结构如图1所示。为了获取器件本身等效电路模型的参数，需要通过去外嵌步骤精确去除嵌入结构的影响，获得器件本身的测试数据。

本发明提供了一种基于互连线单元的电路拓扑结构以及互连线单元级联的去嵌方法，所述的测试结构包括开路测试结构、直通测试结构和短路测试结构。开路测试结构如图2所示，直通测试结构如图3所示，短路测试结构如图4所示。其中，开路测试结构未接入待测器件，且没有输入互连线、输出互连线、待测器件接地互连线和接地通孔；直通测试结构未接入待测器件，输入焊盘和输出焊盘之间使用互连线连接，且没有待测器件接地互连线和接地通孔；短路测试结构未接入待测器件，输入焊盘和输出焊盘之间使用互连线连接，且保留待测器件接地互连线和接地通孔。

针对0.1μmgan工艺，1×50μm尺寸的场效应晶体管，器件测试结构的焊盘、互连线、器件单元级联形式如图5所示。一种基于互连线单元的电路拓扑结构以及互连线单元级联的去嵌方法，包括如下步骤：

(1)测量开路测试结构的散射参数[s^open]，并将其变换为导纳参数[y^open]，通过公式计算得到焊盘的abcd矩阵参数

(2)测量直通测试结构的散射参数[s^thru]，并将其变换为abcd矩阵参数[a^thru]，通过公式[a^int]＝[a^pad]^-1[a^thru][a^pad]^-1，得到直通测试结构中的互连线的abcd矩阵参数[a^int]；

(3)将直通测试结构中的互连线划分为三个不同的互连线单元，如图6所示，将其中的输入互连线单元记为int1，对应的abcd矩阵参数记为将其中的输出互连线单元记为int2，abcd矩阵参数记为将其他级联的直通互连线单元(即int1和int2之间的互连线单元)记为int3，abcd矩阵参数记为互连线单元int1，int2和int3的abcd矩阵参数表达式为其中，j代表相邻的不同直通互连线单元，为不同直通互连线单元的串联阻抗，为不同直通互连线单元的并联导纳，为不同直通互连线单元的abcd矩阵；所述三个互连线单元的串联阻抗和并联导纳相互之间满足和互连线单元的长度成正比的关系：

其中，l0是直通测试结构中的互连线的总长度，l1和l2分别为输入互连线和输出互连线的长度。基于本实施例的器件测试结构和直通测试结构版图，计算得到所述各互连线单元的串联阻抗和并联导纳之间的关系为：

通过关系式计算得到

(4)将焊盘与输入互连线单元int1级联的abcd矩阵参数记为[aⁱⁿ]，焊盘与输出互连线单元int2级联的abcd矩阵参数记为[a^out]，分别使用关系式计算得到[aⁱⁿ]，[a^out]；

(5)测量短路测试结构的散射参数[s^short]，并将其变换为abcd矩阵参数[a^short]，通过公式[a^short,via+tl]＝[aⁱⁿ]^-1[a^short][a^out]^-1，获得短路测试结构中接地互连线和接地通孔的abcd矩阵参数[a^short,via+tl]，通过将abcd矩阵参数转换成z参数，得到[z^short,via+tl]；

(6)测量器件测试结构的散射参数[s^dut]，并将其变换为abcd矩阵参数[a^dut]，通过公式[a^dev,via+tl]＝[aⁱⁿ]^-1[a^dut][a^out]^-1，获得包含接地互连线和接地通孔的待测器件的abcd矩阵参数[a^dev,via+tl]，通过将abcd矩阵参数转换成z参数，得到[z^dev,via+tl]；

(7)通过公式[z^dev]＝[z^dev,via+tl]-[z^short,via+tl]，计算得到待测器件的z参数[z^dev]，将z参数转换成s参数，得到待测器件的s参数[s^dev]；

根据所述一种基于互连线单元的电路拓扑结构以及互连线单元级联的去嵌步骤，对去外嵌效应后的场效应晶体管，在0-66ghz频率区间内，提取不同频率点上的本征栅源电容cgs和栅漏电容cgd的电容值，曲线分别如图7和图8所示；作为对比，传统的开路—短路方法和开路—直通方法提取的场效应晶体管本征栅源电容cgs和漏源电容cgd在不同频率点上的电容值随频率变化而变化，而使用本发明的方法提取的场效应晶体管本征栅源电容cgs和漏源电容cgd在不同频率点上的电容值趋向于一个固定值，说明利用本发明可以高精度的去除器件测试结构中的外嵌效应。