技术特征：
1.一种电压检测电路，包括：可调谐延迟电路，所述可调谐延迟电路响应于输入信号而生成第一延迟信号，其中所述可调谐延迟电路接收供应电压；控制电路，所述控制电路引起由所述可调谐延迟电路提供到所述第一延迟信号的延迟中的第一调整；以及错误检测电路，所述错误检测电路响应于所述第一延迟信号相对于时钟信号的定时的改变而在错误信号中生成错误指示，所述定时的改变由提供到所述第一延迟信号的所述延迟中的所述第一调整引起，其中所述控制电路响应于所述错误指示而引起由所述可调谐延迟电路提供到所述第一延迟信号的所述延迟中的第二调整，并且其中所述错误检测电路引起所述错误信号指示在所述延迟中的所述第二调整之后所述供应电压达到阈值电压。2.根据权利要求1所述的电压检测电路，其中，所述错误检测电路是错误检测时序电路，包括：锁存器电路，所述锁存器电路响应于所述时钟信号而存储第二延迟信号的值作为所述输入信号，其中所述第二延迟信号响应于所述第一延迟信号而生成；触发器电路，所述触发器电路响应于所述时钟信号而存储所述第二延迟信号的值；以及异或逻辑门电路，所述异或逻辑门电路响应于存储在所述锁存器电路和所述触发器电路中的所述值而生成所述错误信号。3.根据权利要求2所述的电压检测电路，进一步包括：固定延迟电路，所述固定延迟电路耦合到所述可调谐延迟电路的输出，其中所述固定延迟电路响应于所述第一延迟信号而生成第三延迟信号；以及反相器电路，所述反相器电路耦合在所述固定延迟电路与所述锁存器电路之间，其中所述反相器电路响应于所述第三延迟信号而生成所述第二延迟信号。4.根据权利要求1所述的电压检测电路，其中，所述控制电路包括：有限状态机控制器电路，所述有限状态机控制器电路响应于所述错误信号而提供指示有限状态机的状态的控制输出。5.根据权利要求4所述的电压检测电路，其中，所述控制电路进一步包括：延迟配置电路，所述延迟配置电路响应于指示所述有限状态机的第一状态的所述控制输出而引起所述可调谐延迟电路增加提供到所述第一延迟信号的所述延迟，其中所述延迟配置电路响应于指示所述有限状态机的第二状态的所述控制输出而引起所述可调谐延迟电路将提供到所述第一延迟信号的所述延迟调整基于控制输入确定的量，并且其中所述阈值电压基于所述控制输入而确定。6.根据权利要求1所述的电压检测电路，其中，所述电压检测电路在现场可编程门阵列集成电路中，并且其中所述电压检测电路使用可配置逻辑电路中的查找表来构建。7.根据权利要求1所述的电压检测电路，其中，所述可调谐延迟电路包括双向折叠延迟链，所述双向折叠延迟链包括可调整延迟单元电路，并且其中所述可调整延迟单元电路中的每个可调整延迟单元电路包括耦合在所述可调整延迟单元电路的第一输入与第一输出之间的数据转发电路以及耦合在所述可调整延迟单元电路的第二输入与第二输出之间的
数据返回电路。8.根据权利要求1所述的电压检测电路，其中，所述电压检测电路在集成电路中，其中所述可调谐延迟电路包括复制电路，所述复制电路复制所述集成电路中的数据路径中的延迟，并且其中所述数据路径在所述集成电路中并且在所述电压检测电路之外。9.一种集成电路，包括：第一存储电路，所述第一存储电路响应于时钟信号而生成第一振荡信号；可调整延迟电路，所述可调整延迟电路使用供应电压延迟所述第一振荡信号以生成第二振荡信号；控制电路，所述控制电路引起对所述可调整延迟电路提供到所述第二振荡信号的相对于所述第一振荡信号的延迟的第一改变；逻辑门电路，所述逻辑门电路响应于对提供到所述第二振荡信号的所述延迟的所述第一改变而在错误信号中生成错误的指示，其中所述控制电路响应于所述错误信号中的所述错误的所述指示而引起对所述可调整延迟电路提供到所述第二振荡信号的相对于所述第一振荡信号的所述延迟的第二改变，其中所述逻辑门电路引起所述错误信号指示在对提供到所述第二振荡信号的所述延迟的所述第二改变之后所述供应电压何时达到阈值电压。10.根据权利要求9所述的集成电路，进一步包括：第二存储电路，所述第二存储电路响应于所述时钟信号而生成第三振荡信号，其中所述逻辑门电路响应于所述第一振荡信号和第三振荡信号而生成所述错误信号。11.根据权利要求10所述的集成电路，进一步包括：固定延迟电路，所述固定延迟电路响应于所述第二振荡信号而生成第四振荡信号，其中所述第一存储电路和第二存储电路响应于所述时钟信号而存储由第五振荡信号指示的值，并且其中所述第五振荡信号基于所述第四振荡信号而生成。12.根据权利要求9所述的集成电路，其中，所述控制电路包括：有限状态机控制器电路，所述有限状态机控制器电路提供指示有限状态机的状态的控制输出；以及延迟配置电路，所述延迟配置电路响应于指示所述有限状态机的第一状态的所述控制输出而引起所述可调整延迟电路提供对所述第二振荡信号相对于所述第一振荡信号的所述延迟的所述第一改变。13.根据权利要求12所述的集成电路，其中，所述延迟配置电路响应于指示所述有限状态机的第二状态的所述控制输出而引起所述可调整延迟电路提供对所述第二振荡信号相对于所述第一振荡信号的所述延迟的所述第二改变达基于控制输入的量，并且其中所述阈值电压基于所述控制输入而确定。14.根据权利要求9所述的集成电路，其中，所述可调整延迟电路包括双向折叠延迟链，所述双向折叠延迟链包括可调整延迟单元电路，并且其中所述可调整延迟单元电路中的每个可调整延迟单元电路包括耦合在所述可调整延迟单元电路的第一输入和第二输入和第一输出之间的第一复用器电路以及耦合在所述可调整延迟单元电路的所述第一输入和第二输入和第二输出之间的第二复用器电路。15.根据权利要求9所述的集成电路，其中，所述可调整延迟电路包括复制电路，所述复
制电路复制所述集成电路中的数据路径中的延迟。16.一种用于检测集成电路中的电压攻击的方法，所述方法包括：利用可调谐延迟电路生成第一延迟信号，其中所述可调谐延迟电路接收供应电压；利用控制电路引起对由所述可调谐延迟电路提供到所述第一延迟信号的延迟的第一调整；响应于对提供到所述第一延迟信号的所述延迟的所述第一调整而利用错误检测电路在错误信号中生成错误的指示；响应于所述错误信号中的所述错误的所述指示而利用所述控制电路引起对由所述可调谐延迟电路提供到所述第一延迟信号的所述延迟的第二调整；以及在对所述延迟的所述第二调整之后，当所述供应电压已经达到阈值电压时利用所述错误检测电路在所述错误信号中生成攻击指示。17.根据权利要求16所述的方法，其中，利用所述错误检测电路在所述错误信号中生成所述错误的所述指示包括：响应于时钟信号而将第二延迟信号的值存储在第一存储电路中，其中所述第二延迟信号响应于所述第一延迟信号而生成；响应于所述时钟信号而将所述第二延迟信号的值存储在第二存储电路中；以及使用逻辑门电路响应于存储在所述第一存储电路和第二存储电路中的所述值而生成所述错误信号。18.根据权利要求16所述的方法，其中，利用所述控制电路引起对由所述可调谐延迟电路提供到所述第一延迟信号的所述延迟的所述第一调整包括：使用控制器电路提供指示有限状态机的状态的控制输出；以及响应于指示所述有限状态机的第一状态的所述控制输出而利用延迟配置电路引起所述可调谐延迟电路提供对提供到所述第一延迟信号的所述延迟的所述第一调整。19.根据权利要求18所述的方法，其中，响应于所述错误的所述指示而利用所述控制电路引起对由所述可调谐延迟电路提供到所述第一延迟信号的所述延迟的所述第二调整包括：响应于指示所述有限状态机的第二状态的所述控制输出而利用所述延迟配置电路引起所述可调谐延迟电路将提供到所述第一延迟信号的所述延迟调整基于控制输入确定的量。20.根据权利要求16所述的方法，其中，利用所述可调谐延迟电路生成所述第一延迟信号进一步包括：使用复制所述集成电路中的数据路径中的延迟的复制电路来相对于所述错误检测电路的输出信号延迟所述第一延迟信号，其中引起对由所述可调谐延迟电路提供到所述第一延迟信号的所述延迟的所述第一调整和第二调整进一步包括生成使用所述控制电路来控制所述延迟的延迟码调谐信号，以及其中所述方法进一步包括使用当所述错误信号指示所述错误时在所述延迟码调谐信号中出现的值作为用于硅分级的所述集成电路的速度等级的指示。21.根据权利要求16所述的方法，其中，利用所述控制电路引起对由所述可调谐延迟电
路提供到所述第一延迟信号的所述延迟的所述第一调整进一步包括：使用所述控制电路来确定所述错误信号是否指示所述错误；以及如果所述错误信号不指示所述错误，则在由所述控制电路执行的自校准循环期间，调整由所述可调谐延迟电路提供到所述第一延迟信号的相对于输入信号的所述延迟。22.根据权利要求16所述的方法，其中，在对所述延迟的所述第二调整之后，当所述供应电压已经达到所述阈值电压时利用所述错误检测电路在所述错误信号中生成所述攻击指示进一步包括：使用所述错误检测电路来检测所述供应电压中的大于上阈值电压的过冲；以及使用所述错误检测电路来检测所述供应电压中的小于下阈值电压的下冲。
技术总结
一种电压检测电路，包括可调谐延迟电路，该可调谐延迟电路接收供应电压并且响应于输入信号而生成延迟信号。控制电路引起由可调谐延迟电路提供到延迟信号的延迟中的第一调整。错误检测电路响应于延迟信号相对于时钟信号的定时的改变而在错误信号中生成错误指示，该定时的改变由提供到延迟信号的延迟中的第一调整引起。控制电路响应于错误指示而引起由可调谐延迟电路提供到延迟信号的延迟中的第二调整。错误检测电路引起错误信号指示在延迟中的第二调整之后供应电压达到阈值电压。的第二调整之后供应电压达到阈值电压。的第二调整之后供应电压达到阈值电压。
技术研发人员：P
受保护的技术使用者：英特尔公司
技术研发日：2020.12.21
技术公布日：2021/9/28