一种集成电路漏电流测试电路及装置的制作方法

1.本申请涉及微电子控制技术领域，特别地，涉及一种集成电路漏电流测试电路及装置。


背景技术：

2.漏电流是医用电气设备的重要安全指标之一。据有关资料报道，美国平均每年有1200多人在常规诊断和治疗过程中因触电死亡，因漏电流过高而受到电击伤害的更是不计其数。漏电流的产生主要存在两种形式，一种是容性电流，即电流跨过电容器流经过的电流；一种是阻性电流，即电阻两端存在电压差，而形成的电流，存在于应用部件。随着电子设备体积的小型化，集成电路的规模越来越大，对集成电路的要求亦越来越高。其中，漏电流为集成电路最为重要的通用测试参数之一，集成电路产生的漏电流会对产品的精确度产生影响，甚至造成安全隐患。
3.在一些漏电路测试的实现中，漏电测试系统包括多个独立的漏电流测试单元及逻辑控制器，每个漏电流测试单元包含独立的测试点和待测点；漏电流测试系统通过逻辑控制器对各个漏电流测试单元的输出信号进行逻辑分析，得到漏电流测试结果，并传递给外部电路。通过电压比较器对测试点上的电压和参考电压的比较而产生的输出信号，来判断测试点上的漏电流是否在允许的范围内。此漏电流测试系统能够内置到集成电路中，能够实时测试电路重要位置的漏电流大小。
4.但是，上述方案中测试漏电流电路结构复杂，成本较高，且产品微型化导致集成电路芯片的物理隔离度降低，增加漏电流的可能性。


技术实现要素：

5.本申请提供了一种集成电路漏电流测试电路及装置，通过构建管脚配置电路、处理器，dac电路，测试电路以及其电压跟随电路，一定程度上可以解决集成电路管脚漏电流测试中采样电阻两端信号与测试电路不能隔离，导致漏电流测试结果的误差大、可靠性降低的问题。
6.本申请的实施例是这样实现的：
7.本申请实施例第一方面提供一种集成电路漏电流测试电路，包括：
8.处理器，被配置发送控制信号至dac电路、管脚配置电路，并接收来自测试电路的漏电流测试电压信号；
9.管脚配置电路，被配置为根据来自处理器的控制信号，为集成电路的待测管脚选择输入信号电路；
10.dac电路，被配置为根据来自处理器的控制信号，为所述输入信号电路提供电平信号、测试信号；
11.测试电路，耦合至所述处理器与所述管脚配置电路，被配置为根据接收的电平信号、测试信号输出漏电流测试电压信号至所述处理器。
12.可选地，所述测试电路，包括：采样电阻、电流采集电路，以及所述电流采集电路被配置为用于获取通过所述采样电阻的漏电流测试电压信号。
13.可选地，所述测试电路还包括：包含第一电压跟随电路的第一支路，所述电平信号通过所述第一电压跟随电路输入至所述电流采集电路；包含第二电压跟随电路的第二支路，所述测试信号通过所述第二电压跟随电路输入至所述电流采集电路。
14.可选地，所述第二电压跟随电路设置为运放，其正相输入端接收所述测试信号，其输出信号输入至所述电流采集电路的反相输入端；所述第一电压跟随电路设置为运放，其正相输入端接收所述电平信号，其输出信号输入与至所述电流采集电路的正相输入端。
15.可选地，所述电流采集电路设置为运放，所述运放的正相输入端设置有所述电平信号经过的电阻r3，所述运放还包括设置于正相输入端与接地点之间的电阻r4；所述运放的反相输入端设置有所述测试信号经过的电阻r1，所述运放还包括设置于反相输入端与输出端之间的电阻r2。
16.可选地，所述电流采集，其中电阻r1与电阻r3相等，电阻r2与电阻r4 相等。
17.可选地，所述测试电路，还包括：绝对值电路，被配置为接收来自所述电流采集电路的漏电流测试电压信号，并输出绝对值电压信号；adc电路，被配置为接收所述绝对值电压信号，并将其转换为数字信号输出至所述处理器。
18.可选地，所述输入信号电路，包括：高电平信号电路、低电平信号电路、测试信号电路。
19.可选地，所述测试信号经过所述采样电阻输入至所述电流采集电路。
20.本申请实施例第二方面提供一种集成电路漏电流测试装置，所述装置包含如本申请实用新型内容第一方面提供的任一所述集成电路漏电流测试电路。
21.本申请的有益效果在于：通过构建管脚配置电路、处理器，dac电路，测试电路以及其电压跟随电路，一定程度上可以解决采样电阻两端信号与测试电路不能隔离，导致漏电流测试结果的误差大、可靠性降低的问题。
附图说明
22.为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
23.图1示出了本申请实施例一种集成电路漏电流测试电路的原理示意框图；
24.图2示出了本申请实施例一种集成电路漏电流测试电路中管脚配置电路的示意图；
25.图3示出了本申请实施例一种集成电路漏电流测试电路中测试电路的示意图；
26.图4示出了本申请实施例电压跟随电路示意图；
27.图5示出了本申请实施例电流采集电路的示意图；
28.图6示出本申请实施例绝对值电路的示意图。
具体实施方式
29.为使本申请示例性实施例的目的、技术方案和优点更加清楚，下面将结合本申请示例性实施例中的附图，对本申请示例性实施例中的技术方案进行清楚、完整地描述，显然，所描述的示例性实施例仅是本申请一部分实施例，而不是全部的实施例。
30.基于本申请中示出的示例性实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，虽然本申请中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的各个方面也可以单独构成一个完整技术方案。
31.应当理解，本申请中说明书和权利要求书及上述附图中的术语
″
第一
″
、
″
第二
″
、
″
第三
″
等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，例如能够根据本申请实施例图示或描述中给出那些以外的顺序实施。
32.此外，术语
″
包括
″
和
″
具有
″
以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
33.本申请中使用的术语
″
组件”，是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。
34.本说明书通篇提及的
″
多个实施例
″
、
″
一些实施例
″
、
″
一个实施例
″
或
″
实施例
″
等，意味着结合该实施例描述的具体特征、结构或特性包括在至少一个实施例中。因此，本说明书通篇出现的短语
″
在多个实施例中
″
、
″
在一些实施例中
″
、
″
在至少另一个实施例中
″
或
″
在实施例中
″
等并不一定都指相同的实施例。此外，在一个或多个实施例中，具体特征、结构或特性可以任何合适的方式进行组合。因此，在无限制的情形下，结合一个实施例示出或描述的具体特征、结构或特性可全部或部分地与一个或多个其他实施例的特征、结构或特性进行组合。这种修改和变型旨在包括在本申请的范围之内。
35.图1示出了本申请实施例一种集成电路漏电流测试电路的原理示意框图。
36.集成电路漏电流测试电路，包括处理器，管脚配置电路，dac电路和测试电路。
37.处理器被配置发送控制信号至dac电路、管脚配置电路，并接收来自测试电路的漏电流测试电压信号。
38.在一些实施例中，处理器发送至dac电路的控制信号用于dac电路生产相应的高电平信号和低电平信号。
39.在一些实施例中，处理器发送至管脚配置电路的控制信号用于控制所述管脚配置电路中不同集成芯片待测管脚连接的输入信号电路。
40.管脚配置电路，被配置为根据来自处理器的控制信号，为集成电路的待测管脚选择输入信号电路。
41.在一些实施例中，管脚配置电路的一端连接至成电路待测管脚的外管脚管脚，另一端为多个不同的输入信号电路，通过接收来自处理器的控制信号，可以配置集成电路的待测管脚接入不同的输入信号电路。
42.dac(digital to analog converter：数模转换)电路，被配置为根据来自处理器的控制信号，为所述输入信号电路提供电平信号、测试信号。dac电路将处理器输出的数字
信号转换为模拟信号，并将所述模拟信号发送至测试电路。
43.在一些实施例中，电平信号为dac电路输出的电压信号，根据测试项目的不同和具体要求，dac电路输出规定的高电平vddmax、和/或低电平vddmin。集成芯片待测管脚通过管脚配置电路的选择开关pin_x，连接并接受来自所述 dac电路输出的低电平和/或高电平，使得集成芯片待测管脚接入测试电路。
44.测试电路，耦合至所述处理器与所述管脚配置电路，被配置为根据接收的电平信号、测试信号输出漏电流测试电压信号至所述处理器。
45.图2示出了本申请实施例一种集成电路漏电流测试电路中管脚配置电路的示意图。
46.管脚配置电路至少包括选择开关pin_x、低电平信号电路、高电平信号电路、测试信号电路。所述低电平信号电路接收来自dac电路发出的低电平信号；所述高电平信号电路接收来自dac电路发出的高电平信号；所述测试信号电路接收来自dac电路发出的测试信号。
47.在一些实施例中，集成电路待测管脚分别连接管脚配置电路，具体实施为集成电路待测管脚的外管脚连接至选择开关pin_x的固定端，所述选择开关pin_x 的活动端根据所述处理器发送的控制信号连接至不同的输入信号电路。
48.例如，一个集成电路包括64个待测管脚，当需要对待测管脚a进行漏电流测试时，管脚配置电路根据来自处理器的控制信号，将待测管脚a连接至其管脚配置电路的测试信号电路；将其它63个待测管脚根据漏电流测试项目的要求分别连接至各自管脚配置电路的高电平信号电路、和/或低电平信号电路。
49.图3示出了本申请实施例一种集成电路漏电流测试电路中测试电路的示意图。
50.测试电路耦合至所述处理器与所述管脚配置电路，被配置为根据接收的电平信号、测试信号输出漏电流测试电压信号至所述处理器。
51.所述测试电路至少包括采样电阻和电流采集电路。测试信号经过采样电阻输入至电流采集电路，所述电流采集电路用于获取通过所述采样电阻的漏电流测试电压信号，所述漏电流测试电压信号然后被发送至所述处理器，完成漏电流测试。
52.在一些实施例中，测试电路包括2个输入信号，所述输入信号为来自dac 电路的电平信号和测试信号。在一些实施例中，测试电路还包含第一支路，所述第一之路还包括第一电压跟随电路，所述电平信号通过所述第一电压跟随电路输入至所述电流采集电路。所述第一电压跟随电路用于采样电阻两端信号与电流采集电路之间进行隔离，以保证漏电流测试结果的准确性和可靠性。
53.dac电路发送的电平信号输入至测试电路，所述电平信号首先输入至第一电压跟随电路。所述电平信号输入至第一电压跟随电路的正相输入端，如图4 所示。
54.在一些实施例中，采样电阻与dac电路之间设置第一电压跟随电路，确保漏电流测试的准确性。
55.第一电压跟随电路的输出信号将作为输入信号输入到采样电阻的一端、及电流采集电路的正相输入端，如图5所示。
56.在一些实施例中，测试电路还包含第二支路，所述第二支路还包括第二电压跟随电路，所述测试信号通过所述第二电压跟随电路输入至所述电流采集电路。所述第二电压
跟随电路用于采样电阻两端信号与电流采集电路之间进行隔离，以保证漏电流测试结果的准确性和可靠性。
57.测试信号一方面途径所述采样电阻，另一方面途径所述第二电压跟随电路然后输入至电流采集电路。
58.第二电压跟随电路的输出信号将作为输入信号输入至电流采集电路，如图5 所示。
59.图4示出了本申请实施例电压跟随电路示意图。
60.在一些实施例中，第一电压跟随电路设置为运放，其正相输入端接收所述电平信号作为输入信号，其输出信号输入至所述电流采集电路的正相输入端；第二电压跟随电路设置为运放，其正相输入端接收所述测试信号，其输出信号输入至所述电流采集电路的反相输入端。
61.如图所示，运放的反相输入端与其输出端连接，正相输入端接收输入信号。
62.第二电压跟随电路耦合至电流采集电路，形成隔离效果，一定程度上可以解决采样电阻两端信号与测试电路不能隔离，导致漏电流测试结果的误差大、可靠性降低的问题。
63.图5示出了本申请实施例电流采集电路的示意图。
64.在一些实施例中，电流采集电路包括2个输入信号，所述输入信号为电平信号以及测试信号。所述电流采集电路包括1个运放以及4个电阻。
65.所述运放的正相输入端设置有所述电平信号经过的电阻r3，所述运放还包括设置于正相输入端与接地点之间的电阻r4。
66.所述运放的反相输入端设置有所述测试信号经过的电阻r1，所述运放还包括设置于反相输入端与输出端之间的电阻r2。
67.在一些实施例中，电阻r1与电阻r3相等，电阻r2等于电阻r4。电流采集电路的输出信号将作为绝对值电路的输入信号，所述输出信号输入绝对值电路的输入端口abs_in，如图6所示。
68.图6示出本申请实施例绝对值电路的示意图。
69.绝对值电路，被配置为接收来自所述电流采集电路的漏电流测试电压信号，并输出绝对值电压信号，确保经过采样电阻的电流能够进行全方向测试。所述漏电流测试电压信号输入至绝对值电路的abs_in端口进入第一个运放的反相输入端。
70.当输入信号为正电压时，电路可以等效为两个单位增益反向放大器级联，达到
″
负负得正
″
的效果，输出绝对值电压。
71.在一些实施例中，绝对值电路的4个电阻r为电阻值相等的电阻。
72.在一些实施例中，所述测试电路还包括adc电路，所述adc电路被配置为接收所述绝对值电压信号，并将其转换为数字信号输出至所述处理器。绝对值电路的输出信号abs_out作为输入信号接入adc电路的输入端口，将模拟信号转换为数字信号，然后所述数字信号经过所述处理器的数据处理输出至显示界面，如图3所示。
73.本申请还提供了一种集成电路漏电流测试装置，所述装置包含如本申请实施例所述任一集成电路漏电流测试电路，所述电路在上文中已详细阐述，此处不再赘述。
74.本申请的有益效果在于通过构建管脚配置电路、漏电流测试电路、处理器，一定程度上可以解决采样电阻两端信号与测试电路不能隔离，导致漏电流测试结果的误差大、可
靠性降低的问题。
75.此外，本领域技术人员可以理解，本申请的各方面可以通过若干具有可专利性的种类或情况进行说明和描述，包括任何新的和有用的工序、机器、产品或物质的组合，或对他们的任何新的和有用的改进。相应地，本申请的各个方面可以完全由硬件执行、可以完全由软件(包括固件、常驻软件、微码等)执行、也可以由硬件和软件组合执行。以上硬件或软件均可被称为
″
数据块
″
、
″
模块
″
、
″
引擎
″
、
″
单元
″
、
″
组件
″
或
″
系统
″
。此外，本申请的各方面可能表现为位于一个或多个计算机可读介质中的计算机产品，该产品包括计算机可读程序编码。
76.计算机存储介质可能包含一个内合有计算机程序编码的传播数据信号，例如在基带上或作为载波的一部分。该传播信号可能有多种表现形式，包括电磁形式、光形式等，或合适的组合形式。计算机存储介质可以是除计算机可读存储介质之外的任何计算机可读介质，该介质可以通过连接至一个指令执行系统、装置或设备以实现通讯、传播或传输供使用的程序。位于计算机存储介质上的程序编码可以通过任何合适的介质进行传播，包括无线电、电缆、光纤电缆、rf、或类似介质，或任何上述介质的组合。
77.本申请各部分操作所需的计算机程序编码可以用任意一种或多种程序语言编写，包括面向对象编程语言如java、scala、smalltalk、eiffel、jade、emerald、 c++、c#、vb.net、python等，常规程序化编程语言如c语言、visual basic、 fortran 2003、perl、cobol 2002、php、abap，动态编程语言如python、 ruby和groovy，或其他编程语言等。该程序编码可以完全在用户计算机上运行、或作为独立的软件包在用户计算机上运行、或部分在用户计算机上运行部分在远程计算机运行、或完全在远程计算机或服务器上运行。在后种情况下，远程计算机可以通过任何网络形式与用户计算机连接，比如局域网(lan)或广域网(wan)、或连接至外部计算机(例如通过因特网)、或在云计算环境中、或作为服务使用如软件即服务(saas)。
78.本申请所述各种元件的功能、包括被标为
″
处理器
″
或者
″
逻辑
″
或者
″
电路
″
的任何功能块，可以通过使用专用硬件以及与适当软件相关联的硬件(例如，能够执行软件的处理器)来提供。当由处理器提供时，功能可以由单个专用处理器、单个共享处理器或多个单独的处理器来提供，多个单独的处理器中的一些处理器可以是共享的。此外，术语
″
处理器
″
或
″
控制器
″
或者
″
逻辑
″
的明确使用不应当被解释为专指能够执行软件的硬件，并且可以隐合地包括但不限于数字信号处理器(dsp)硬件、网络处理器、专用集成电路(asic)、现场可编程门阵列 (fpga)、用于存储软件的只读存储器(rom)、随机存取存储器(ram)和非易失性存储器。还可以包括其他传统的和/或定制的硬件。类似地，图中所示的任何开关仅是概念性的。它们的功能可以通过程序逻辑的操作，通过专用逻辑，通过程序控制和专用逻辑的交互，或甚至手动地执行，特定技术可由实施者选择，如从上下文中更具体地理解的。
79.此外，除非权利要求中明确说明，本申请所述处理元素和序列的顺序、数字字母的使用、或其他名称的使用，并非用于限定本申请流程和方法的顺序。尽管上述披露中通过各种示例讨论了一些目前认为有用的实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价组合。例如，虽然以上所描述的系统组件可以通过硬件设备实现，但是也可以只通过软件的解决方案得以实现，如在现有的服务器或移动设备上安装所
描述的系统。
80.同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
81.针对本申请引用的每个专利、专利申请、专利申请公开物和其他材料，如文章、书籍、说明书、出版物、文档等，特此将其全部内容并入本申请作为参考。与本申请内容不一致或产生冲突的申请历史文件除外，对本申请权利要求最广范围有限制的文件(当前或之后附加于本申请中的)也除外。需要说明的是，如果本申请附属材料中的描述、定义、和/或术语的使用与本申请所述内容有不一致或冲突的地方，以本申请的描述、定义和/或术语的使用为准。