一种基于DSP的实时参数化数字脉冲压缩方法和系统与流程

本发明涉及数字脉冲压缩领域，更具体地，涉及一种基于dsp的实时参数化数字脉冲压缩方法和系统。

背景技术：

脉冲压缩技术可以将雷达发射的大时宽大带宽信号，通过匹配滤波的方式，获得等效窄脉冲信号的距离分辨力和测距精度，同时可以在同等发射功率条件下获得更远的作用距离，解决雷达威力和距离分辨力的矛盾。

以往雷达大多根据应用场景设计一组固定参数的发射波形，信号处理系统根据波形设计方案预先产生相应的脉冲压缩匹配系数，工作过程中根据发射波形选择相应的匹配系数完成脉冲压缩处理。设计完成后，很难调整波形参数，增加新的波形。

技术实现要素：

本发明的一个目的在于提供一种基于dsp的实时参数化数字脉冲压缩方法和系统，有效提升雷达信号处理系统实时参数化波形处理能力。

为达到上述目的，本发明采用下述技术方案：

本发明第一方面公开了一种基于dsp的实时参数化数字脉冲压缩方法，包括以下步骤：

s10：响应于输入的信号波形参数，获得输入信号的长度和时域匹配系数的长度，并选择脉冲压缩方法；

s30：根据选择的脉冲压缩方法，生成相应的fft旋转因子；

s50：根据步骤s10-s30得到的结果计算频域脉冲压缩匹配系数；

s70：预处理输入信号；

s90：进行脉冲压缩，得到输入信号的脉冲压缩结果。

在一个具体实施例中，所述波形参数包括输入信号的时宽、带宽、采样范围和采样率，获得输入信号的长度为：

l1＝tsfs

其中，ts为输入信号的采样范围，fs为输入信号的采样率；

时域匹配系数的长度为：

l2＝tpfs

其中，tp为输入信号的时宽；

由时域变换到频域采用的fft点数为：

n＝nextpow2(max(l1,l2))

其中，nextpow2(*)为计算最接近输入参数的2的整数次方，输入参数为括号里的内容。

在一个具体实施例中，所述脉冲压缩方法包括一维fft方法和二维fft方法，其中：

当时域变换到频域采用的fft点数n≤16384时，采用点数为n的一维fft方法，否则采用二维fft方法。

在一个具体实施例中，所述二维fft方法为：对于长度为n的序列进行fft处理，将其分解为n2个长度为n1的序列，即n＝n1n2，通过计算点数为n1的一维fft后乘以二维fft旋转因子，再计算点数为n2的一维fft实现。

在一个具体实施例中，二维fft参数选取准则为其含义为在满足n1≥n2且n1×n2＝n的前提下，使n1和n2相差最小。

在一个具体实施例中，所述根据选择的脉冲压缩方法，生成相应的fft旋转因子，其中，

当采用一维fft方法时，根据如下公式计算一维fft旋转因子：

点数为n的一维fft旋转因子为其中k＝0,1,…n-1；

当采用二维fft方法时，需要产生两个点数分别是n1和n2的一维fft旋转因子和还需要计算二维fft旋转因子

在一个具体实施例中，所述计算频域脉冲压缩匹配系数采用根据步骤s10-s30中计算的结果直接在频域利用公式生成匹配系数的方法计算得到频域脉冲压缩匹配系数。

在一个具体实施例中，所述预处理输入信号为对输入信号进行浮点化处理，满足数据格式和处理精度的要求。

在一个具体实施例中，所述脉冲压缩为：将预处理后的输入信号进行fft处理，得到其频域结果，再将频域结果与频域脉冲压缩匹配系数复乘，最后再将复乘结果进行ifft处理，得到输入信号的脉冲压缩结果。

本发明第二方面提供了一种基于dsp的实时数字信号处理系统，采用美国ti公司的c6678处理器，该处理器集成8个核，能进行并行运算，缩短处理时间，运行时实现本发明第一方面所述的方法。

本发明的有益效果如下：

本发明提出了一种基于dsp的实时参数化数字脉冲压缩实现方法，有效提升了雷达信号处理系统实时参数化波形处理能力。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出本发明一个实施例一种基于dsp的实时参数化数字脉冲压缩方法的流程图。

图2示出本发明一个实施例进行脉冲压缩的示意图。

具体实施方式

为使本发明的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明第一实施例公开了一种基于dsp的实时参数化数字脉冲压缩方法，如图1所示，包括以下步骤：

s10：响应于输入的信号波形参数，获得输入信号x(n)的长度和时域匹配系数h(n)的长度，并选择脉冲压缩方法；

s30：根据选择的脉冲压缩方法，生成相应的fft旋转因子；

s50：根据步骤s10-s30得到的结果计算频域脉冲压缩匹配系数h(k)；

s70：预处理输入信号x(n)；

s90：进行脉冲压缩，得到输入信号x(n)的脉冲压缩结果y(n)。

其中，fft为快速傅里叶变换。

在一个具体实施例中，所述波形参数包括输入信号的时宽、带宽、采样范围和采样率，获得输入信号的长度为：

l1＝tsfs

其中，ts为输入信号的采样范围，fs为输入信号的采样率；

时域匹配系数的长度为：

l2＝tpfs

其中，tp为输入信号的时宽；

由时域变换到频域采用的fft点数为：

n＝nextpow2(max(l1,l2))

其中，nextpow2(*)为计算最接近输入参数的2的整数次方，输入参数为括号里的内容。

在一个具体实施例中，所述脉冲压缩方法包括一维fft方法和二维fft方法，其中：

当时域变换到频域采用的fft点数n≤16384时，采用点数为n的一维fft方法，否则采用二维fft方法。

在一个具体实施例中，所述二维fft方法为：对于长度为n的序列进行fft处理，将其分解为n2个长度为n1的序列，即n＝n1n2，通过计算点数为n1的一维fft后乘以二维fft旋转因子，再计算点数为n2的一维fft实现。

在一个具体实施例中，二维fft参数选取准则为其含义为在满足n1≥n2且n1×n2＝n的前提下，使n1和n2相差最小。

在一个具体实施例中，所述根据选择的脉冲压缩方法，生成相应的fft旋转因子，其中，

当采用一维fft方法时，根据如下公式计算一维fft旋转因子：

点数为n的一维fft旋转因子为其中k＝0,1,…n-1，e为exp，即指数。

当采用二维fft方法时，需要产生两个点数分别是n1和n2的一维fft旋转因子和还需要计算二维fft旋转因子

更优的，计算二维fft旋转因子可以采用以下快速算法:

定义

sk＝sk-1·q，k＝1,…n1-1

其中s0＝1，通过循环迭代的方式计算二维旋转因子，这样可以避免和的计算。

工程实现时，一般采用频域快速卷积算法进行脉冲压缩,因此需要计算频域脉冲压缩匹配系数。如何得到频域匹配系数也有两种方法，一是在时域生成h(n)，再通过fft变换到频域得到h(k)，二是直接在频域生成h(k)。考虑到不同雷达参数下的通用性，本发明采用第二种计算方法，即直接在频域生成匹配系数。

以线性调频信号为例，下面给出计算频域脉冲压缩匹配系数的方法。其它波形计算方法类似，区别仅在于信号时域和频域的表达式不同。

首先利用线性调频信号的时域表达式及傅里叶变换和驻定相位原理，推导得出其频域匹配系数h(k)的近似表达式，如下：

其中，μ为调频斜率，μ＝b/tp，rect是矩形窗。

其次根据以上表达式，采用多核分段并行的方式计算得到频域匹配系数h(k)。h(k)的有效长度为(其中)，即只在有效信号带宽范围内有值，其余位置为0。

采用以上公式在频域直接生成匹配系数，得到的结果为近似值，使用其进行脉冲压缩会存在部分失配。这种差异与信号的时宽带宽积b·tp有关，时宽带宽积越大，差异越小。一种工程经验为，当信号的时宽带宽积大于100时，脉冲压缩结果差异小于0.1db，可以使用以上方法在频域直接生成匹配系数。

更优的，利用h(k)的近似表达式计算频域匹配系数时，可以采用查表快速算法：

系统初始化时生成一个容量为l的sin/cos表，表的内容为sin(n·δθ)，其中n∈[0,l-1]，δθ＝2π/l。需要计算sin(θ)时，首先计算θ对应的表地址add：

其中int[*]为对输入变量向下取整，(*)modl为输入变量对l取余。

以add作为sin/cos表的地址，通过查表即可以得到sin(θ)。查表快速算法的精度与sin/cos表的长度l正相关。一种工程经验为，当l＝4096时查表精度足以满足计算要求。

更优的，线性调频信号可以采用加窗的方式降低距离副瓣。由于采用频域直接生成匹配系数，所以需要在频域进行加窗。对于表达式为指数加权的窗函数(如海明窗、汉宁窗、凯撒窗等)，同样可以采用查表快速算法得到，具体计算方法与频域产生匹配系数类似。频域窗函数的有效范围同样为

在一个具体实施例中，所述预处理输入信号为对输入信号进行浮点化处理，满足对数据格式和处理精度的要求。雷达信号处理系统采用的硬件平台一般为基于浮点运算的dsp处理器，如本发明中使用的c6678处理器为32位浮点运算器，所以需要对输入数据进行浮点化处理，以满足对数据格式和处理精度的要求。同时输入数据x(n)的长度一般小于fft的点数，即l1≤n，需要在输入数据x(n)有效点后补零到n点。

在一个具体实施例中，如图2所示，所述脉冲压缩为：将预处理后的输入信号进行fft处理，得到其频域结果x(k)，再将频域结果x(k)与频域脉冲压缩匹配系数h(k)复乘，最后再将复乘结果进行ifft处理，得到输入信号x(n)的脉冲压缩结果y(n)。

其中，fft为快速傅里叶变换，ifft为快速逆傅里叶变换。

本发明第二实施例提供了一种基于dsp的实时数字信号处理系统，采用美国ti公司的c6678处理器，该处理器集成8个核，能进行并行运算，缩短处理时间，运行时实现本发明第一实施例所述的方法。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。